Académique Documents
Professionnel Documents
Culture Documents
Mmoire
Pour lobtention du diplme de
MAGISTER
En Automatique
Option : Automatique des systmes continus et productique
Prsent Par
Zahir Ait Ouali
JURY
A cet effet, Je suis trs honor que Monsieur le Professeur AREZKI BENFDILA du
laboratoire de microlectronique accepter dtre mon promoteur. Je tiens le remercier
trs vivement et lui exprimer ma profonde reconnaissance pour mavoir propos ce sujet
de recherche qui est pluridisciplinaire par excellence et mavoir accueilli au sein de son
laboratoire. Aussi, je tiens ainsi le remercier pour sa rigueur scientifique et ses qualits
humaines ainsi pour ces conseils didactiques, ces nombreux encouragements et la trs
grande libert quil ma accorde dans lorientation de mes travaux de recherche.
Je tiens remercier trs chaleureusement les membres de jury, qui ont accept la
charge de juger ce mmoire malgr un trs court dlai consacr la lecture.
A titre de reconnaissance, je ddie ce travail tous les gents qui se donnent fond la
recherche scientifique.
Je dis galement un grand merci mes amis, mes collgues et mes enseignants du
laboratoire de commande des systmes continus, et spcialement NACER AHMIM de
luniversit de Boumerdes Option mcatronique qui, tant comme ami que collgue,
m'a apport son soutien moral et technique quand j'en ai eu besoin.
Finalement, je rserve une place singulire toutes les personnes qui ont contribu,
dune faon directe ou indirecte lachvement de ce travail et a tous ceux et celles qui
mont aid et soutenu durant tout mon parcours trouvent ici lexpression de mes
remerciements les plus sincres car le chemin que jai parcouru depuis le dbut de mes
tudes est le fruit de relations avec de nombreuses personnes sans les nommer. Cest
pourquoi je tiens terminer en prsentant mes excuses ceux qui ne se retrouveront pas
dans cette liste, qui est bien loin dtre exhaustive.
RSUM......................................................................................................................................
AVANT-PROPOS........................................................................................................................
AVANT-
INTRODUCTION GENERALE........................................................................................
CHAPITRE
CHAPITRE I
I.1) INTRODUCTION.........Page 1
I.10) CONCLUSION.........Page 23
CHAPITRE
CHAPITRE II
II.1)-INTRODUCTION ......Page 24
II.5.4)-EQUATION MECANIQUE........Page 28
II.8.1)-GENERALITES ...Page 37
II.9.1)-ALIMENTATION..........Page 40
II.11)-CONCLUSION.. Page 50
CHAPITRE
CHAPITRE III
III.1)-INTRODUCTION....Page 51
III.8.1.2)-LES SOUSTRACTEURS..................Page 59
III.10)-CONCLUSION.................Page 70
CHAPITRE IV
IV.1)-INTRODUCTION......Page 71
A) Rsultat de Synthse...........Page 75
B) Simulation ..............Page 76
IV.4.1.2)-SOUSTRACTEUR (SIGNE)............................Page 77
A) Rsultat de Synthse...........Page 77
B) Simulation ...........Page 77
IV.4.1.3)- MULTIPLIEUR(SIGNE)............Page 78
B) Simulation ...........Page 78
C) Interprtation des rsultats.......Page 78
A) Rsultat de Synthse...........Page 79
B) Simulation ...........Page 79
A) Rsultat de Synthse...........Page 80
B) Simulation ............Page80
A) Rsultat de Synthse...........Page 81
B) Simulation ............Page81
A) Rsultat de Synthse...........Page 82
B) Simulation ............Page82
A) Rsultat de Synthse...........Page 83
B) Simulation ............Page83
A) Rsultat de Synthse...........Page 84
A) Rsultat de Synthse...........Page 85
A) Rsultat de Synthse...........Page 86
A) Rsultat de Synthse...........Page 87
IV.4.2.3) SYNTHESE DU BLOC SVPWM.........................Page 87
A) Rsultat de Synthse..........Page 87
B) Simulation ............Page88
A) Rsultat de Synthse...........Page 87
IV.7)-CONCLUSION................................................................................................................................................Page 92
CONCLUSIONGENERALE ET PERSPECTIVES
BIBLIOGRAPHIE
ANNEXE
FIGURE (I.06): Statistiques du march occup par les vendeurs dFPGA.................................................... Page8
FIGURE
FIGURE (I.08): Caractristiques des technologies SRAM................................................................... Page10
FIGURE (I.23):
(I.23): Structure de couplage FPGA /Moteur triphase................................................................ Page2 3
FIGURE (II.05): Schma de position de MLI sur la chaine de rgulation du moteur.... Page37
FIGURE
FIGURE (II.09): Schma du filtre RLC......................................................................................... Page42
FIGURE (II.10): Schma du filtre LC............................................................................ Page42
FIGURE (II.12): Schmatisation du contrle vectoriel dun moteur asynchrone triphas .... Page49
FIGURE (III.04): Architecture gnrique des lments logiques de base de adopte................................... Page57
FIGURE (III.05):
(III.05): Operateur dvaluation dune fonction lmentaire......................................................... Page58
FIGURE (III.06
(III.06):
06): Schma et principe dun additionneur logique.................................................................. Page58
FIGURE (III.07):
(III.07): Cellules logiques dun additionneur.................................................................................. Page59
FIGURE (III.10):
(III.10): Gnration de sinus a base de mmoire PROM................................................................ Page60
FIGURE (III.11):
(III.11): Principe de dcomposition des miro-rotations du CORDIC..... Page61
FIGURE (III.12):
(III.12): Bloc CORDIC au niveau RTL........................................................................................... Page65
FIGURE
FIGURE (III.13):
(III.13): Schma du bloc de la transform de PARK au niveau RTL.............................................. Page65
FIGURE (III.14):
(III.14): Architecture gnrique des PI........................................................................................... Page66
FIGURE (III.15):
(III.15): Position de la PWM dans la chaine de rgulation............................................................ Page65
FIGURE (III.16):
(III.16): Schma au niveau RTL du bloc PWM............................................................................... Page68
FIGURE (III.17):
(III.17): Schma bloc destimation.................................................................................................. Page69
FIGURE (IV.02): Schma hirarchique des modules de la commande dvelopps en VHDL..... Page73
FIGURE (III.04): Vue externe, interne(RTL) et technologique du module additionneur 16 bits................ Page75
FIGURE (III.06): Vue externe, interne(RTL) et technologique du module soustracteur sign 16 bits....... Page77
FIGURE (III.08): Vue externe, interne(RTL) et chantillon technologique du module multiplieur sign 16
bits.................................................................................................................................................................. Page78
FIGURE (IV.10):
(IV.10): Vue externe, interne(RTL) et technologique du module de bascule D......... Page79
FIGURE (IV.11):
(IV.11): Rsultats de simulation du module de bascule D...... Page79
FIGURE (IV.12): Vue externe, interne(RTL) et technologique du module registre simple... Page80
FIGURE (IV.14): Vue externe, interne(RTL) et technologique du module registre dcalage a 16BitsPage81
FIGURE (IV.16): Vue externe, interne(RTL) et technologique du module RAM a 16Bits.... Page82
FIGURE (IV.18): Vue externe et interne(RTL) du module de conteur dimpulsions 16 Bits... Page83
FIGURE (IV.20): Vue externe, interne(RTL) et chantillon technologique du sous bloc Clarc0..Page84
FIGURE (IV.21): Vue externe, interne(RTL) et chantillon technologique du sous bloc Clarc1 .... Page85
FIGURE (IV.22): Vue externe, interne(RTL) et chantillon technologique du sous bloc matrice de
Park. Page86
FIGURE (IV.23): Vue externe, interne(RTL) et chantillon technologique du module rgulateur PI1.. Page87
FIGURE (IV.24): Vue externe, interne(RTL) et technologique du module ROM de la SVPWM..... Page88
FIGURE (IV.28): Vue externe et interne(RTL) du module gnrale de la commande vectorielle...... Page91
r : Pulsation rotorique.
g : Glissement.
: Position du rfrentiel par rapport au stator.
J : Moment dinertie.
f : Coefficient de frottement visqueux.
Cem : Couple lectromagntique.
Cr : Couple rsistant.
INTRODUCTION GENERALE
Pour ces FPGA, les outils de conception assiste par ordinateur servent passer
directement d'une description fonctionnelle en VHDL un schma en porte logique. Ces
outils ont rvolutionn la conception des circuits numriques telque les ASIC ou FPGA.Cest
ce qui nous a permis dopter aux circuits intgrs programmables FPGA pour la commande
des moteurs plus prcisment le moteur asynchrone comme sujet dapplication de notre
travail dans lintrt est de pouvoir faire une recherche plus approfondie concernant la
dynamique dinnovation technologique du contrle numrique des procds.
Ce travail de thse a pour objectif llaboration dune tude complte avec conception,
simulation et ralisation dun circuit numrique dune commande pour un moteur asynchrone
triphas base dun circuit reconfigurable FPGA en vue damliorer les performances et la
fiabilit du circuit de commande en tenant compte des spcificits structurelles des circuits
reconfigurables FPGA. Cest dans ce contexte que cette thse est laborer avec la mise au
point dune solution architecturale pour des algorithmes en temps rel.
-Le premier chapitre est consacr ltat dart des circuits reconfigurables FPGA. On traitera
larchitecture interne de ces derniers et une comparaison des FPGA et les circuits squentiels
classiques puis la contribution des FPGA pour la commande des machines.
-Le second chapitre prsente brivement des rappels sur le modle de la machine asynchrone
et du variateur de vitesse et met en vidence une technique de commande du moteur
asynchrone qui est la commande vectorielle qui sera implment.
-Le quatrime et dernier chapitre est consacr pour la validation et l'implmentation de notre
solution avec un langage de description matriel VHDL. Une introduction au VHDL sera
introduite afin de se familiariser avec la transcription dun circuit numrique en description
textuelle dans le but est de faire la simulation, la synthse et limplantation du circuit de
commande sur un circuit cible FPGA. En suite, une petite prsentation du logiciel Xilinx ISE
permettant de valider notre approche par sa ralisation ainsi la visualisation des rsultats de
simulations obtenus qui serons prsentes et commentes.
Enfin, nous clturons ce document avec une conclusion gnrale ainsi que des
perspectives dapplication et dexploitation de la technologie programmable FPGA qui est
prometteuse et en pleine maturit.
Etat dart des FPGA et leurs apports la commande
des machines
CHAPITRE I : Etat dart des FPGA et leurs apports la commande des machines
OBJECTIF
Lobjectif de ce chapitre, avant daborder le vif du sujet, est de prsenter les FPGA
(Field-Programmable Gate Array) afin de se familiariser avec ce type de circuits et en fin,
nous prsentons leurs contributions la commande des machines tournantes.
I.1) INTRODUCTION
Lhistoire des circuits intgrs a commenc aprs linvention du transistor en 1947 par
les laboratoires Bell. Relativement, lapparition du premier circuit intgr est au cours des
annes 1958 et 1959 grce a un jeune ingnieur du nom de Jack Kilby de la firme Texas
Instruments qui a intgr sur un mme substrat de silicium plusieurs lments lectroniques
(transistors, rsistances, capacits) ce qui est qualifi cette poque le premier circuit intgr.
Juste aprs, dans les annes 60, et plus prcisment en 1965, un des fondateurs de la
compagnie Intel nomm Gordon Moore a fait une tude concernant lvolution du secteur
des circuits intgrs, ce qui a lui permis de prdire que le taux dintgration des transistors
dans ces circuits double tous les deux ans. A nos jours, ce constat reste vrifie sur les circuits
FPGA qui nont pas chapp cette loi. Jusqu'au dbut des annes 80 et mme une poque
plus rcente, la conception dun systme sur puce (SOC) ntait accessible quaux firmes et
socits spcialises a cause de la complexit des circuits et des fonctions intgrer qui
demandent divers efforts et comptences. Par consquence des cots levs et cette
technologie est inaccessible au grand public.
UMMTO Page 1
CHAPITRE I : Etat dart des FPGA et leurs apports la commande des machines
Les circuiteries numriques (o la porte logique reprsente lunit de base) reposent sur
les trois aspects des circuits logiques qui sont : le combinatoire, le squentiel et lhybride des
deux. Des statistiques qui ont t faites ces dernires annes ont montrs quau bout de 10
ans, le prix dune porte logique a t divis par 200 o lintrt conomique du numrique. A
cet effet, le prix dune porte logique est divis se rduit de 40% par an. Le diagramme suivant
montre ces statistiques dvolution des couts durant ces dernires annes:
Cette volution est le fruit dun ensemble de facteurs qui sont rcapituls comme suit :
UMMTO Page 2
CHAPITRE I : Etat dart des FPGA et leurs apports la commande des machines
Voici dune manire gnrale, larborescence des mmoires disponibles nos jours :
Les ROM (Read Only Memory): Mmoires figes par le concepteur a lecture seule et
non modifiables.
Les P-ROM (Programmable Read Only Memory): Mmoires programmables une fois
par lutilisateur avec un quipement spcialiser (tableau de fusibles).
Les mmoires FLASH: Elles sont une version plus voluer des EEP-ROM avec
avantage dtre plus facile programmer et effacer.
Une solution logicielle: Elle est nomme aussi solutions programmables du type
Processeur o un traitement squentiel relativement lent et programmation
dpendante du composants (DSP, Microprocesseur et Microcontrleur).
Une solution matrielle: Elle est nomme aussi solutions programmables du type
Logique o un traitement parallle en temps rel et une programmation
architecturale avec un langage de description matriel HDL (Mthodologie de
conception CAO) indpendante du composant (ASIC et FPGA).
2. Les circuits du type spcialis ASIC : Trs performants mais avec un cycle de
conception long et une architecture fige.
3. Les circuits du type FPGA: Des performances proches des ASIC, un cot unitaire
intermdiaire et un cycle de conception moyen et une architecture modifiable.
UMMTO Page 4
CHAPITRE I : Etat dart des FPGA et leurs apports la commande des machines
Les circuits squentiels ont une architecture matrielle fige et inversement pour les
circuits logiques reconfigurables FPGA, on fait une adaptation de larchitecture du composant
en fonction des lalgorithme.
UMMTO Page 5
CHAPITRE I : Etat dart des FPGA et leurs apports la commande des machines
ISP (In System Programmable):Circuit que lon peut programmer mme lorsquil
est en place sur lapplication.
Les FPGA (Field Programmable Gate Array) : Ces circuits sont une volution des
CPLD. Rcemment, ils intgrent galement des mmoires entires, des multiplieurs et
mme des noyaux de processeur.
UMMTO Page 6
CHAPITRE I : Etat dart des FPGA et leurs apports la commande des machines
Les FPGA sont dvelopps rcemment grce aux progrs de la technologie VLSI,
lapparition de ce type de circuits est une rvolution des systmes digitaux et ouvrants des
perspectives de traitement numrique inaccessibles auparavant. La fin des annes 80 a vu
lapparition des premiers circuits FPGA qui sont des circuits intgrs que lon peut configurer
en un temps relativement court pour raliser nimporte quelle fonction logique cble
bas cot par une programmation de ses cellules logiques et ses interconnexions avec une
restriction de ne pas puiser les ressources du FPGA. Typiquement, un circuit FPGA haute
densit peut contenir jusqu plusieurs millions dlments programmables. Pour russir
une application base d FPGA et afin dobtenir un systme plus performant, consommant un
minimum de puissance, il est ncessaire de respecter un certain nombre de rgles comme :
Bien connatre les caractristiques du FPGA cibl pour assurer son adquation avec les
besoins du projet.
La conception sur les circuits FPGA est un challenge dans lequel lobjectif est de
trouver le bon compromis entre densit, flexibilit et performances temporelles.
UMMTO Page 7
CHAPITRE I : Etat dart des FPGA et leurs apports la commande des machines
Les fabricants des FPGA ne cessent pas damliorer leurs produits par lefficacit et la
puissance. Lensemble des firmes (Principaux fondeurs) qui conoivent ce type de circuits
sont : Actel ,Altera , Atmel ,Cypress, Lattice, Minc , QuicLogic, Xilinx et
dautres.
UMMTO Page 8
CHAPITRE I : Etat dart des FPGA et leurs apports la commande des machines
sur quelles ils sont implants par lutilisateur. Cette reconfigurabilit est une proprit
ncessaire face aux systmes charges et contraintes variables. Le FPGA est une abrviation
anglaise de qui signifie rseau des portes programmables sur site ce qui est dcrit dans la
figure suivante.
Pour franchir les inconvnients susmentionns des mmoires, et dans le but de faire un
ensemble de technologies complmentaire adaptable suivant lenvironnement des cahiers de
charges, il existe trois types dFPGA reprogrammables suivant la technologie de
mmorisation pour rpondre aux diffrentes applications.
Cette technologie permet davoir une reconfiguration rapide des FPGA .Les points de
connexions sont des ensembles de transistors commands. Linconvnient majeur de cette
technologie cest quelle ncessite beaucoup de place et il est ncessaire de sauvegarder le
design du FPGA dans une autre mmoire Flash.
UMMTO Page 9
CHAPITRE I : Etat dart des FPGA et leurs apports la commande des machines
I.6.5.3)
I.6.5.3)-
3)- Technologie base dANTI-FUSIBES(ACTEL)
Les points de connexions sont du type ROM, cest--dire que la modification du point est
irrversible. Pour comprendre le mcanisme de connexion sans rentrer dans les dtails des
semi-conducteurs, on considre que le point de connexion est le point de rencontre de deux
segments conducteurs ou lignes conductrices. Le non anti-fusible vient du fait que ltat initial
du fusible ou la couche isolante est prsent et il ny a pas de contact pour ltablir il faut
dtruire le fusible ce qui est contradictoire au fonctionnement habituel dun fusible. Des
composants moins gnriques mais plus petits et plus rapides ont t dvelopps.
UMMTO Page 10
CHAPITRE I : Etat dart des FPGA et leurs apports la commande des machines
On appelle les FPGA quelques fois LCA, abrviation anglaise de Logic Cell Array
signifiant rseau de cellules logiques. Pour russir implanter un systme dans un FPGA de
manire efficace, il est indispensable de bien connatre sa structure interne et ses limites du
point de vue performances. Les composants logiques programmables sont des circuits
composs de nombreuses cellules logiques lmentaires librement assemblables. Celles-ci
sont connectes de manire dfinitive ou rversible par programmation afin de raliser les ou
les fonctions numriques dsires. Un FPGA (Field-Programmable Gate Array) est un circuit
intgr avec une structure adaptable par lutilisateur et compose dun rseau de cellules
lmentaires ou dlments logiques programmables CLB et IOB rpartis rgulirement et
relis entre eux grce des connections qui forment une matrice de routage programmable
pour obtenir un comportement spcialis du circuit dans sa globalit. Puisque tous les
lments sont programmables, le FPGA peut muler et raliser nimporte quel circuit a
lunique condition que celui-ci npuise pas les ressources logiques et de routage du FPGA.
Lensemble des systmes reconfigurables FPGA est subdivis en trois catgories suivant les
fonctions prexistantes et des possibilits de les interconnectes. Ces catgorie sont : des
systmes reconfigurables nomms grain fin, des systmes reconfigurables nomms grain
moyen et des systmes reconfigurables nomms grain large.
Larchitecture interne des FPGA est diffrente dun fondeur un autre et mme entre les
diffrentes gammes du mme constructeur mais rien nempche que leurs ressemblances
peuvent tre rassembles dans le schma reprsentatif de la figure suivante :
UMMTO Page 11
CHAPITRE I : Etat dart des FPGA et leurs apports la commande des machines
Soit CLB qui est la dnomination adopte par Xilinx et abrviation anglaise
de Configurable Logic Block , signifiant bloc logique configurable.
Soit LC qui est le nom choisi par Cyprs et abrviation anglaise de Logic Cell ,
signifiant cellule logique.
Soit LE qui cest lappellation dAltra abrviation anglaise de Logic Element
signifiant lment logique.
Les macro-cellules sur la priphrie sont appeles : IOB abrviation anglaise
de Input Output Block , signifiant bloc logique dentres sorties.
La granularit des FPGA par les macro-cellules CLB nous permet dimplmenter des
fonctions logiques combinatoires ou squentielles complexes car chaque CLB est
constitu dune partie combinatoire et dune partie squentielle. Chaque fonction est
dcompose en petites fonctions booliennes qui peuvent tre contenues par de petites cellules
lmentaires SLICES .Ces dernires comportent des LUT pour la partie combinatoire et une
ou des bascules (gnralement de type D) pour la partie squentielle.
Les architectures existantes peuvent tre regroupes en trois grandes catgories suivant la
manire dont les blocs logiques sont organiss comme le montre la figure suivante:
UMMTO Page 12
CHAPITRE I : Etat dart des FPGA et leurs apports la commande des machines
La combinaison entre un FPGA et un processeur est possible dans certains cas comme
acclrateurs matriels o le systme reconfigurable est directement coupl un processeur ce
qui constitue un SOC. Le microcontroleur ou le microprocesseur est gnralement le hote
(organise,initialise,charge les programmes.. ).
UMMTO Page 13
CHAPITRE I : Etat dart des FPGA et leurs apports la commande des machines
Avantages Inconvnients
-Paralllisme de traitement.
UMMTO Page 14
CHAPITRE I : Etat dart des FPGA et leurs apports la commande des machines
Les LUT (Look Up Tables) ressemblent aux tables de vrit des fonctions logiques et
ralisables par des mmoires de type SRAM. Aujourd'hui, la structure la plus utilise est
base sur ce type (Look-Up Table) dFPGA. Les possibilits offertes par les circuits
programmables FPGA a SRAM permettent par ailleurs de mettre en uvre le concept de
prototypage (ou maquette) pour la vrification fonctionnelle de systmes sur puce pour
certaines applications. La fonction de la LUT est de stocker la table de vrit de la fonction
combinatoire implmenter comme le montre la figure suivante.
Les FPGA base de multiplexeurs qui sont des microcellules a trois entres capable
de raliser la fonction suivante :
UMMTO Page 15
CHAPITRE I : Etat dart des FPGA et leurs apports la commande des machines
Le plus gros constructeur du march est XILINX qui a introduit la srie XC2000 (de 600
1500 portes) entre 1984 et 1985 avec des frquences de fonctionnement pouvant atteindre
les 420MHZ. Depuis, dautres sries sont apparues comme les XC3000, XC4000, XC5200 et
XC6200, ainsi que les XC9500 et la mise sur le march du 1er FPGA XILINX en 1985.Puis
lapparition en 1992 du premier FPGA du constructeur ALTERA qui est le concurrent le plus
important de XILINX, avec un type de circuits assez diffrent le FLEX 8000 (15 000 portes
max).Rapidement lexploitation de la technologie EEPROM un an plus tard en 1993 puis le
lancement du VIRTEX II /XILINX (jusqu 10 millions de portes) en 2001 et des FPGA de
capacits suprieures 50 millions de portes fonctionnant des frquences dpassant les 500
MHz en 2005.
Le principe des FPGA de XILINX est de stocker la configuration dans une mmoire vive
statique SRAM. Aujourdhui des blocs des fonctionnalits supplmentaires dans quelques
versions volues sont ajouts et ddies des applications spcifiques. Ces fonctionnalits
supplmentaires qui sont : Mmoire RAM, Petits multiplieurs, Blocs DSP, Curs de
processeurs RISC et arbres de distribution dhorloge pour gnrer diffrent domaines
dhorloge pour un bon synchronisme en cas dFPGA a grande capacit.
UMMTO Page 16
CHAPITRE I : Etat dart des FPGA et leurs apports la commande des machines
UMMTO Page 17
CHAPITRE I : Etat dart des FPGA et leurs apports la commande des machines
UMMTO Page 18
CHAPITRE I : Etat dart des FPGA et leurs apports la commande des machines
La conception de circuit simple peut se faire par lapproche schmatique mais dans les
circuits complexes elle cde le champ de conception lapproche textuelle.
Le flot de conception dun systme sur puce regroupe plusieurs niveaux dabstraction.
Dans chaque niveau, le concepteur sintresse la rsolution dun problme. Les outils de
CAO sont utiliss intensivement et assurent la transition entre les diffrents niveaux
d'abstraction. Nous pouvons traiter un systme complexe de deux manires qui sont :
REMARQUE: Il y a une grande similitude de conception pour les FPGA, les CPLD et les
ASIC.
Le dveloppement dune application sur FPGA par des outils CAO suit lenchainement des
tapes suivantes:
1)-Spcification du design
2)-Dveloppement du design
UMMTO Page 19
CHAPITRE I : Etat dart des FPGA et leurs apports la commande des machines
3)-Synthse
4)-Placement et routage
Placement : Des blocs logiques sont slectionns dans la matrice et affects au calcul
des nuds du rseau boolen.
UMMTO Page 20
CHAPITRE I : Etat dart des FPGA et leurs apports la commande des machines
UMMTO Page 21
CHAPITRE I : Etat dart des FPGA et leurs apports la commande des machines
Finalement lapport des FPGA sur la commande des machines peut etre rsum dans les
qulques points suivant :
Les FPGA sont des solutions numriques qui permettent dapprocher les avantages de
lanalogique et de garder au mme temps les avantages du numrique avec
limplantation dalgorithmes complexes, un temps de calcul rduit a quelques
microsecondes et une bonne prcision.
Eviter linconvnient majeur des solutions analogiques classiques qui rside dans
linfluence des variations paramtriques engendr par la sensibilit aux perturbations
externes comme la chaleur.
Pas dentretien qui ncessite du temps et des pertes dordres conomique a linverse
des solutions analogiques.
Implmentation de fonctionnalits supplmentaires qui ne sont pas ralisable en
continu.
Augmentation de la bande passante vis a vis des autres solutions numriques comme
les DSP et microcontrleurs ou microprocesseur traditionnels.
Lintgration sur une seule puce de plusieurs algorithmes de contrle grce la
configuration dynamique avec une grande flexibilit pour un changement de la
structure de contrle
La possibilit de rduire fortement les dlais de dveloppement et de
commercialisation.
Lutilisation des FPGA dans le contrle des machines ne ncessite pas despace ce qui
est quivalent a un encombrement minimale car cest une technologie embarque
hautement intgre avec une consommation d'nergie ultra-basse.
Avant lapparition des FPGA qui sont disponibles aujourd'hui, les mthodes classiques
utilises avec DSP et microcontrleur, permettent lobtention dun temps de cycle moyen
proche de 100 (us) ce qui est quivalent a une frquence de commutation aux alentours de 1-5
kHz. Avec l'introduction des FPGA a des prix raisonnables, la frquence de commutation est
devenue aux alentours de 10-15 (KHz) et aujourd'hui d'ordre de 50(KHz). Il est mme
possible d'obtenir des frquences aussi leves que 100 (KHz) mais malheureusement les
limites des dispositifs dlectronique de puissance sont atteintes sachons que lnergie
dissipe dans ces convertisseurs est proportionnelle a la frquence de commutation ce qui
reprsente une contrainte trs pesante.
UMMTO Page 22
CHAPITRE I : Etat dart des FPGA et leurs apports la commande des machines
I.10)- CONCLUSION
UMMTO Page 23
Modlisation et commande du moteur asynchrone
triphas
CHAPITRE II : Modlisation et commande du moteur asynchrone triphas
OBJECTIF
Cest dans la tendance que le matriel doit tre parfaitement connu pour tre exploit par
un logiciel CAO que ce chapitre sera consacr. Donc, dans le contexte de modlisation de
lensemble convertisseur statique-machine asynchrone en vue de la commande qui sera
applique sur les grandeurs statoriques que ce chapitre sera entirement ddi.
II.1)-INTRODUCTION
Les machines lectriques ou machines tournantes sont des dispositifs lectriques qui
permettent de gnrer un mouvement ou une nergie mcanique partir dune nergie
lectrique et inversement. Elles occupent une place prpondrante dans tous les secteurs
industriels. Cette dernire dcennie a vue lexploitation grande chlle de ces machines dans
lindustrie ce qui a engendrer un progrs particulier pour ce qui concerne la recherche de
techniques de contrle de ces machines. Les machines lectriques tournantes sont classes en
trois catgories qui sont les machines courant continu, les machines synchrones et les
machines asynchrones. Le chois de la machine est en relation directe avec le type
dapplication et de son environnement.
UMMTO Page 24
CHAPITRE II : Modlisation et commande du moteur asynchrone triphas
II.2)-LENVIRONNEMENT
ENVIRONNEMENT MECATRONIQUE
Les systmes mcatroniques sont des systmes complexes faisant intervenir des
technologies
ologies diffrentes dans le but de construire unn systme automatis. Ce dernier est
subdivis en deux sous systmes complmentaires qui sont : un systme contrl et un
systme de contrle . Le systme contrl compos dune partie matrielle
(Moteur/Variateur) et le systme de contrle ou de commande, compos dune partie
matrielle et une autre logicielle (Calculateur pour excuter
cuter l'algorithme de contrle comme
exemple FPGA ; CAO ). Ces deux parties du systme automatis communiquent entre
elles par lintermdiaire de capteurs pour acqurir ltat de cet environnement. Ltude
L d'un
systme comme celui-ci
ci ncessite un dveloppement de modles complexes, fortement
multidisciplinaires et afin dillustrer ces propos,, le schma suivant rsume lensemble de ces
liens :
UMMTO Page 25
CHAPITRE II : Modlisation et commande du moteur asynchrone triphas
Le moteur asynchrone triphas est le plus utilis pour assurer la variation de vitesse et du
couple dans les mcanismes industriels. Il est constitu du stator et du rotor avec trois
enroulements (bobines) parcourus par des courants alternatifs triphass qui reprsentent le
stator et un autre ensemble de trois enroulements qui sont court-circuits et qui forme le rotor.
Et dans une machine asynchrone cage dcureuil, les spires au rotor sont constitues par des
barres de fer entourant le rotor et formant une cage cylindrique appele cage dcureuil. Les
courants alternatifs dans le stator crent un champ magntique tournant la pulsation de
synchronisme et le rotor tourne une vitesse plus petite que la vitesse de synchronisme .On
dit que le rotor "glisse" par rapport au champ tournant et ce glissement dpend de la charge.
Les avantages et les inconvnients du moteur asynchrone sont assez nombreux mais les
principaux sont rsums dans le tableau suivant :
Avantages Inconvnients
UMMTO Page 26
CHAPITRE II : Modlisation et commande du moteur asynchrone triphas
II.5.1)-Hypothses simplificatrices
Par consquence ces simplifications, les flux sont additifs, les inductances propres sont
constantes et une variation sinusodale pour les inductances mutuelles en fonction de langle
lectrique de leurs axes de rotation.
; =
; ; =
;
=
=
; ; =
2
2 2
; =
; ; =
3 3
4 4
; =
; =
3 3
= =
UMMTO Page 27
CHAPITRE II : Modlisation et commande du moteur asynchrone triphas
Nous aurons dans ce qui suit un aperu sur les relations mathmatiques se retrouvent dans la
littrature technique de modlisation consacre aux machines lectriques triphases
asynchrones a rotor bobin.
= &! # . % ( = &) + # . % (
"
"
= '! # . % = ') + # . %
EQ (II: 01)
" "
Telque :
# 0 0 # 0 0
+# - = . 0 # 00 +# - = . 0 # 00
0 0 # 0 0 #
II.5.4)-Equation mcanique
UMMTO Page 28
CHAPITRE II : Modlisation et commande du moteur asynchrone triphas
lments variables en fonction de langle de rotation . Une solution pour obtenir des
cocients constants consiste appliquer une transformation mathmatique au systme et
cette transformation est plus connue sous le nom de transformation de Park.
II.5.5)-Transformation de PARK
@ABC
ABC D
= F ABC D
= FL
<E GE
<? GE K
;
= = ? C%H
C%H D
F C%H D
F K
<E
? I K
= =
EQ (II: 04)
I I
> < < < J
@ ABC
ABC D
= F 1L
<E
<? K
;MI
= = ? C%H
C%H D
= F 1K
<E
? K
EQ (II: 05)
>ABC D
= F C%H D
= F 1J
GE GE
Cette transformation triphase-biphase qui permet de modliser chaque grandeur par deux
coordonnes au lieu de trois par consquent une rduction du nombre dquations ncessaires
a la modlisation du systme.
%O = ;
% % = ;MI
%O
Avec :
UMMTO Page 29
CHAPITRE II : Modlisation et commande du moteur asynchrone triphas
REMARQUE : Cette transformation est valable aussi pour les tensions et les flux. Pour les
grandeurs rotoriques, il suffit de remplacer lindice s par lindice r .
O :
4 2
@ ABC
ABC `
a ABC `
aL
? 3 3 K
2 4
+_ - = \ ?ABC `
a ABC
ABC `
aK
? 3 3 K
? 4 2 K
> ABC `
a ABC `
a ABC
J
3 3
+_ - = +_ -"
\ : Inductance mutuelle maximale entre une phase statorique et une phase rotorique.
UMMTO Page 30
CHAPITRE II : Modlisation et commande du moteur asynchrone triphas
Dans ce qui suit, nous allons donner les quations lectriques de la MAS dans le systme
biphas en appliquant la transformation de Park aux quations.
;
MI ZO = +] -;
MI %O + +_ -;
MI %O
On multiplie par ;
:
ZO = u;
+] -;
MI v%O + w;
+_ -;
MI %O ZO x (II:07)
Z = +] -% + +_ -%
;
MI ZO = +] -;
MI %O + +_ -;
MI %O
On multiplie par ;
MI:
ZO = u;
+] -;
MI v%O + u;
+_ -;
MI v%O EQ (II: 08)
Avec :
UMMTO Page 31
CHAPITRE II : Modlisation et commande du moteur asynchrone triphas
3
\= \ : Inductance mutuelle cyclique entre stator et rotor.
2
On remarque que daprs lquation des flux prcdente que les matrices inductance
deviennent diagonale avec peut dlment et ces derniers ne dpend plus de do lutilit de
la transforme de Park a ce niveau.
Pour les flux statoriques et avec projection sur les axes d et q on aura :
Z
= +, -%
;
MI ZO
;
MI O = +, -;
MI %O
ZO ;
MI
;
MI O = ;
MI Z +, -;
MI %O
O
O = + ;
ZO + +, -%O
! ! !
" ! "
EQ (II: 10)
Z
= +, -%
;
MI ZO
;
MI O = +, -;
MI %O
ZO ;
MI
;
MI O = ;
MI Z +, -;
MI %O
O
O = + ;
ZO + +, -%O
) ) )
" ) "
EQ (II: 11)
;
MI ;
MI 0 1 0
;
= ;
= .1 0 00
0 0 0
UMMTO Page 32
CHAPITRE II : Modlisation et commande du moteur asynchrone triphas
Finalement :
= Z ! # % (
!
" "
EQ (II: 12)
W = # %W
!
"
= Z ) + # % (
)
" "
EQ (II: 13)
W = + # %W
)
"
A ce stade, nous avons exprim les quations lectriques de la machine sur le nouveau
repre (d,q) qui sont trs importante pour la commande quon va abord plus tard.
Le repre diphas orthonorm (d,q) peut tre fixe ou tournant par rapport aux armatures
de la machine. Judicieusement, il existe trois systmes daxes de rfrence ayant des
spcificits distinctes et intressantes :
systme lectrique purement continu qui est trs bien adapt aux techniques
didentification. Cependant la position du champ tournant doit tre reconstitue
Si le rfrentiel est fixe par rapport au rotor = , les signaux lectriques sont alors
chaque instant dchantillonnage.
UMMTO Page 33
CHAPITRE II : Modlisation et commande du moteur asynchrone triphas
= ! # % = " Z + # % (
)
"
= + Z + # %
)
= ! # %
EQ (II: 14)
" "
= ==> ) = 0
!
" "
= + # % (
)
= Z # %
!
"
"
= + # %
)
= ! + Z # %
EQ (II: 15)
" "
Les quations lies au rfrenciel immobile par rapport au chant tournant sont:
= = ^%CC3P3H
= ==> =
" ( " (
= + Z # % = Z . . + # %
! ) EQ (II: 16)
" "
2 = + -" + -
+!) -
EQ (II: 17)
UMMTO Page 34
CHAPITRE II : Modlisation et commande du moteur asynchrone triphas
Dans le modle de Park, lexpression du couple scrit sous une forme parmis ces formes
quivalentes:
C = p D i i F p D i i F pMi i i i
2 = Q Z % Z
) % EQ (II: 18)
Ces formules sont trs intressantes pour la commande vectorielle avec dcouplage des
grandeurs. Elles nous permis dinspirer une commande analogue celle du moteur
mot courant
continu avec quelques
es considrations a prendre pour le chois du repre (d,q
(d,q) et son orientation
suivant laxe du flux magntique et qui sera traiter en dtaille la fin de ce chapitre dans la
commande vectorielle. Pour plus de dtails et plus dinformations
dinformation sur la modlisation voir la
bibliographie.
II.6)-COMMANDE
OMMANDE EN BOUCLE OUVERTE OU FERMEE
La commande de ces systmes est ralise par deux manires qui sont :
UMMTO Page 35
CHAPITRE II : Modlisation et commande du moteur asynchrone triphas
II.8.1)-Gnralits
UMMTO Page 36
CHAPITRE II : Modlisation et commande du moteur asynchrone triphas
cependant remarquer que ltage de modulation ne doit pas tre confondu avec lalgorithme
proprement dit de commande de la machine.
Lensemble non-exhaustif
exhaustif de ces stratgies sont :
La technique
ique de modulation en largeur dimpulsions MLI (Modulation
odulation de Largeur
dImpulsions ou PWM Pulse
ulse Width Modulation, en anglais) est lessor et le fruit du
dveloppement llectronique de puissance la fin du sicle dernier. Elle est le cur du
contrle des convertisseurs statiques. Le chois de la technique MLI pour contrler londuleur
de tension est en vue davoir une rponse rapide
rapide et des performances leves. Le chois de la
technique dpend du type de la machine a commander, du type des semi-conducteurs
semi
donduleurs, de la puissance mise en jeux et la simplicit ou complexit dalgorithmes
implanter grossirement du cot et performances dsires.
dsires La MLI est composs dimpulsions
dont la largeur dpend des choix eectus
e pour la stratgie de modulation.
UMMTO Page 37
CHAPITRE II : Modlisation et commande du moteur asynchrone triphas
UMMTO Page 38
CHAPITRE II : Modlisation et commande du moteur asynchrone triphas
Figure (II.06)
(II.0 : Schma descriptif de la MLI vectorielle.
UMMTO Page 39
CHAPITRE II : Modlisation et commande du moteur asynchrone triphas
I + < + < W +
M M
< + = + M M W +
<
= + G + MM W +
< (
+
+ W +
M M
EQ (II:
G
<
+ + MM W +
<
+ I + MM W +
<
II.9.1)-Alimentation
UMMTO Page 40
CHAPITRE II : Modlisation et commande du moteur asynchrone triphas
Figure(II.07) : Schma
Sch dalimentation et de commande du moteur.
moteur
II.9.1.1)-Modlisation
Modlisation du redresseur
UMMTO Page 41
CHAPITRE II : Modlisation et commande du moteur asynchrone triphas
II.9.1.2)-Modlisation du filtre
I
I MD F
EQ (II: 21)
Cas particulier LC :
Le filtre passe bas LC est caractriser par mes quations diffrentielles suivantes :
" (
%
%
' " I
EQ (II: 23)
"
UMMTO Page 42
CHAPITRE II : Modlisation et commande du moteur asynchrone triphas
II.9.1.3)-Modlisation
Modlisation donduleur de tension
UMMTO Page 43
CHAPITRE II : Modlisation et commande du moteur asynchrone triphas
1 < > 2 H
A Y % u1, ,3v(
0 < > 2 66
EQ (II: 24)
< 2
1(
<
= 2
1
EQ (II: 28)
<
I
I
I
<
< .
. <
=
EQ (II: 29)
I
<
I I
< <
(
= =
EQ (II: 30)
VI t 2
1
1 S t
V< t = .
1 2
10 S t
V= t
1
1 2 S t
EQ (II: 31)
UMMTO Page 44
CHAPITRE II : Modlisation et commande du moteur asynchrone triphas
I 2
1
1 I
< = .
1 2
10 <
I
=
1
1 2 =
EQ (II: 32)
%
% %
%
EQ (II: 33)
Avec:
O , et sont les fonctions de commutation tout instant qui sont ltat de
connexion des interrupteurs dcoupent la tension dentre en impulsions de largeur variable.
Donc lensemble de ces fonctions sont instantanes et nous avons besoin de fonction
discrtises en numrique. Dans le cas continu nous aurons:
I 2
1
1
< = .
1 2
10
=
1
1 2
EQ (II: 34)
On fait la moyenne sur une priode dchantillonnage +X ; X + 1 - des deux termes de
cette quation et on aboutira lquation suivant en fonction des rapports cycliques:
I X 2
1
1 I X
< X = .
1 2
10 < X
= X
1
1 2 = X
EQ (II : 35)
% u1,2,3v; X 0 X 1
O k est le nombre de priodes linstant dchantillonnage. I X , < X et = X sont
les tensions moyennes sur une priode a la k-ime priode. I X, < X et= X sont les
rapports cycliques de chaque bras de londuleur sur la k-ime priode dchantillonnage.
UMMTO Page 45
CHAPITRE II : Modlisation et commande du moteur asynchrone triphas
Si on dsire avoir des tensions de rfrences aux bornes de chaque phase statorique du
moteur et le point neutre commun on aura :
I X I5 X
< X <5 X
= X =5 X
EQ (II: 36)
Cas continu :
I 1
<
< 1
= 1
EQ (II: 37)
I X I X 1
X X
< <
< 1
= X = X 1
EQ (II: 38)
Daprs cette quation on tire les rapports cycliques en si on inject les tensions de rfrence
par rapport au point O de lquation (I:29) dans lquation (I:31) et rarrangement des
termes:
I X I5 X 1
X
< X <5
< 1
I I
= X =5 X 1
EQ (I: 39)
I X I5 X 1 1
X X
< <5 + 5
I
X .10
< .10
I
= X =5 X 1 1
EQ (II: 40)
En faisant varier la largeur des impulsions (leur amplitude tant fixe par la tension
dalimentation continue), on peut modifier lamplitude et la frquence du fondamental, donc
de la tension dalimentation du moteur.
UMMTO Page 46
CHAPITRE II : Modlisation et commande du moteur asynchrone triphas
II.10.1)-Gnralits
Les techniques empiriques sont bases en gnrale sur les algorithmes didentification
des procds.
Les techniques classiques sont la commande scalaire, la commande vectorielle directe
et indirecte, la commande par mode glissement et bien dautre.
Les techniques modernes sont a base dalgorithmes gntiques, la logique floue et les
rseaux neurones qui reprsentent des techniques de calcules numriques base
d'intelligence artificielle qui se caractrise par les calcules dapproximation.
Mme sil nous est impossible de traiter ici tous ces types de commande, il est ncessaire
pour effectuer le contrle des systmes, de choisir une commande pour l'entranement en
question. Dans le but d'obtenir une commande similaire la machine courant continue,
nous utilisons la commande vectorielle. La commande vectorielle labore sur le modle de
Park de la machine et qui ne dissocie pas le traitement des trois phases sparment mais elle
UMMTO Page 47
CHAPITRE II : Modlisation et commande du moteur asynchrone triphas
exploite les grandeurs en diphass sur les axes (d,q) aprs avoir subir la transform de Park et
avant linversion de celle-ci. Nous prsentons dans ce qui suit cette solution que nous avons
retenue pour raliser la commande o de nombreuses tudes ont valu l'efficacit de cette
commande.
On peut alors schmatiser la commande vectorielle comme le montre la figure suivante sous
forme de blocs. Chacun de ces blocs va produire des sorties en appliquant les entres aux
quations du bloc.
UMMTO Page 48
CHAPITRE II : Modlisation et commande du moteur asynchrone triphas
EQ (II: 41)
Idem pour les tensions, ces dernires quations sont de mme forme que celles des tensions en
changent seulement les courants (I) par les tensions(V).
Ce schma contient :
Des boucles de rgulation : Le rle des boucles de rgulation est de maintenir les
grandeurs de sorties le lus proche possible des consignes.
Correcteurs PI : Le correcteur PI classique est compos dun terme proportionnel et
dun terme intgral. Ce correcteur est trs utilis dans les applications de contrle de
signaux continus ou discrets.
La stratgie de modulation : La modulation vectorielle (Space Vector Modulation,
en anglais) qui traite les signaux directement dans le plan diphas de la transforme de
Park o les angles de commutation sont dtermins en temps rel. Cette modulation
UMMTO Page 49
CHAPITRE II : Modlisation et commande du moteur asynchrone triphas
est utilise dans les commandes modernes des machines asynchrones pour obtenir des
formes dondes arbitraires non ncessairement sinusodales.
Le block destimations : Ce block nest pas toujours ncessaire et il peut ne pas tre
en cas de disponibilit de capteurs de vitesse et de position car afin dasservir la
vitesse de la charge dans la commande vectorielle, il faut mesurer celle-ci par
lintermdiaire dun capteur mcanique. Dune manire gnrale, lemploi de ce block
est en cas o seules les variables statoriques sont mesures.
II.11)-CONCLUSION
UMMTO Page 50
Approche numrique de la commande vectorielle
CHAPITRE III: Approche numrique de la commande vectorielle
OBJECTIF
Nous consacrons ce chapitre pour une tude plus dtaille des aspects arithmtiques de la
commande vectorielle qui est aborde au prcdent chapitre. Donc, la partie logique sera
discute en dtail et nous tiendrons compte du compromis simplicit et efficacit du circuit
synthtiser indpendamment du fournisseur dFPGA.
III.1)-INTRODUCTION
UMMTO Page 51
CHAPITRE III: Approche numrique de la commande vectorielle
III.4)-TRANSMISSION
RANSMISSION DE DONNEES BINAIRES
Dune manire gnrale, il existe deux manires de transmettre les donnes entre deux
composants. Souvent ces composants sont des registres qui sont ncessaires la conservation
de donnes de calcul. Alors les deux systmes de transmissions sont :
La transmission
on parallle (La plus utilise) : Les n bits de donnes
donne transmettre
sont envoys simultanment sur une ligne (bus) de transmission.
La transmission srielle (La
( moins utilise) : Les bits dun mot de donnes
donne qui sont
transmettre serontt envoys les uns aprs les autres (chiffre
( par chiffre)
chiffre travers les
modules et sur un seul fil de liaison.
UMMTO Page 52
CHAPITRE III: Approche numrique de la commande vectorielle
Dans les applications sur FPGA, le mode parallle prsente un gain de vitesse et le mode
sriel prsente un gain de surface. Dans notre travaille on sintresse au premier mode qui est
le mode parallle.
On gnrale, les algorithmes sont introduits sur le matriel dans le formalisme le plus
appropri (Grafcet, RTL, Texte, Equations boolennesetc.). Le passage dun niveau un
autre est un transite entre les diffrents niveaux dabstraction. A cet effet, allons du niveau
algorithme, il existe de diffrents niveaux avant darriver au niveau porte logique comme le
montre le diagramme de GAJSKI qui suit.
La synthse dun circuit numrique est un passage dun niveau dabstraction un autre.
Le niveau RTL (Register Transfert Level) est le plus adopter par les langages de description
matrielle. Comme le montre le diagramme de GAJSKI, ce niveau est un niveau intermdiaire
entre le niveau le plus lev (Niveau algorithmique) et le niveau le plus bas (Niveau portes
logiques).La conception des circuits digitaux peut se faire dans plusieurs niveaux et
actuellement il existe des outils informatiques qui permettent de passer dun niveau un autre
pour mieux manipuler la conception.
UMMTO Page 53
CHAPITRE III: Approche numrique de la commande vectorielle
Rflexion.
Ralisation.
Vrification.
Intgration.
On gnrale pour faire valuer des fonctions au stade matriel, il existe de diffrentes
manires pour les estimes qui sont rcapitules comme suit: Mthodes base de tables,
Mthodes base dalgorithmes rcurrence, Mthodes base dapproximations polynomiales
ou rationnelles, ou encore des combinaisons de ces mthodes.
UMMTO Page 54
CHAPITRE III: Approche numrique de la commande vectorielle
Dans le domaine de la conception des systmes numriques, le besoin nous oriente faire
la combinaison de ces diffrentes
diffrente mthodes dvaluation. Cest ncessaire
ssaire pour valuer des
algorithmes qui ne cessent daugmenter en complexit.
III.6)-APPROCHE
PPROCHE MODULAIRE
Lapproche
pproche architecturale automatique.
automati
Lapproche
pproche architecturale ddie.
Lapproche
pproche architecturale modulaire.
Pour
our mieux grer la complexit algorithmique et de partager les tches algorithmiques ; il
est prfrable de faire adopter lapproche modulaire pour lintgration de commandes des
systmes lectriques sur FPGA o principe de la modularit ressemble la philosophie de
diviser pour reigner. La figure suivante montre comment le contrle vectoriel est scind sous
forme modulaire.
Danc, le contrle vectoriel est amorc en se basant sur les quations thoriques de ce type de
contrle.
UMMTO Page 55
CHAPITRE III: Approche numrique de la commande vectorielle
Nous tenons signaler lensemble de points que nous avons pris en considration :
Le signal dhorloge, qui cadence tout le fonctionnement, doit tre distribu, en phase,
en tout point du circuit. Donc, le signal dhorloge issu du quartz est trait par un
diviseur de frquence, afin dobtenir la frquence de commutation dsire. Ce signale
doit prendre en compte les problmes de discrtisation lis la ralisation numrique
du systme de contrle.
Chaque contacteur de londuleur est command directement par une bascule D (Ou
registre et Mmoire) afin mmoriser son tat au cours dune priode.
Ajustage des largeurs de donnes.
Des registres et bascules d'entre et de sortie sont insrs avant et aprs le circuit de
traitement comme le montre la figure suivante.
UMMTO Page 56
CHAPITRE III: Approche numrique de la commande vectorielle
Notre approche est de proposer une architecture intuitive trs proche du matriel. Il s'agit
ici dtudier larsenal des modules algorithmiques existant afin didentifier les composants
numriques. Dans le contexte du dveloppement numrique actuel, o les critres
prdominants sont la rapidit de dveloppement et la matrise des cots, lapproche modulaire
est la mthode la plus rpondue. Comme nous lavons dj signal, elle consiste dgrossir
un problme en le dcomposant en une somme bien dterminer de sous problmes. Cette
mthode de conception permet de rduire le facteur d'erreur humaine. Pour la suite on
considre que le circuit complexe dalgorithme de la commande vectorielle va tre subdivis
en blocs. Chacun de ces blocs contiens des operateurs et fonctions logiques ncessaires pour
raliser une tche bien prcise qui est une partie de la commande vectorielle. Daprs le
schma de la commande vectorielle vue dans le prcdent chapitre on constate quil faut
concevoir un ensemble de blocs logiques qui sont : Cinq comparateurs, quatre rgulateurs PI,
un bloc pour la transforme de PARK et un bloc pour ltage MLI. Sans oublier les six
bascules D pour attaquer chaque interrupteur de londuleur. On aura besoin dun certain
nombre de signaux pour le synchronisme en gnrale comme :
UMMTO Page 57
CHAPITRE III: Approche numrique de la commande vectorielle
Souvent, comme dans le cas de la commande vectorielle, le dfi est alors de bien
synchroniser les blocs entre eux. C'est ici que des signaux CLK et RESET
RE peuvent tre
implmentes afin de s'assurer
urer que le traitement des donnes se fait dans le bon ordre. Il ne
s'agit plus ici d'un problme d'ordre mathmatique, mais plutt d'ordre logistique.
III.8.1)- La
a structure matrielle des operateurs
Les oprateurss logiques de base sont trs utiliss dans les circuits complexes comme cest
le cas de notre systme.. Alors le rappel sur les additionneurs, soustracteurs et multiplieurs
nous sera utile lors de la conception du systme complet.
complet Nous les assemblant comme une
bibliothque de composants ou doperateurs arithmtiques (Fonctions
onctions lmentaires)
lmentaires a
dveloppe.
III.8.1.1)-Les
es additionneurs
Le principe dun additionneur binaire est illustr dans les deux figures qui suivent :
UMMTO Page 58
CHAPITRE III: Approche numrique de la commande vectorielle
Figure(III.07
Figure(III.07):Cellules logiques dun additionneur.
EQ (III: 01)
III.8.1.2)-Les
es soustracteurs
Pour concevoir un soustracteur de deux nombres binaires il est plus judicieux dexploiter
la structure de ladditionneur.. On peut obtenir un soustracteur base dun additionneur par
une complmentation du nombre soustrait au compliment 2.
III.8.1.3)-Les multiplieurs
UMMTO Page 59
CHAPITRE III: Approche numrique de la commande vectorielle
III.8.2)- La
a structure matrielle de la transform de PARK
UMMTO Page 60
CHAPITRE III: Approche numrique de la commande vectorielle
Il est particulirement bien adapt aux composants programmables car cet algorithme est
caractriser par la simplicit du circuit numrique qui lui correspond conu avec quelques
lments de base telque les additionneurs,
additionneurs les soustracteurs et les registres a dcalages. Il
permet dconomiser la surface et de calculer dune faon itrative toute une gamme de
fonctions comme les fonctions trigonomtriques, hyperboliques, logarithmiques et
exponentielles.
Daprs la figure, le vecteur subit une rotation dangle . cette rotation peut tre
transcrite sous forme matricielle avec une conversion de coordonnes Polaires-
Cartsiennes comme est comme suit :
cos
sin 1
tan
cos .
EQ (III: 02)
sin cos tan 1
UMMTO Page 61
CHAPITRE III: Approche numrique de la commande vectorielle
Pour simplifier les fonctions trigonomtriques complexes et faire une approche binaire pour
langle de rotation, on ne doit considrer quun sous ensemble particulier dangles qui sont
une multiplication par une puissance de deux. Avec cette simplification lopration de rotation
correspond un simple dcalage binaire droite ou gauche.
tan (2 ) , "
Lquation prcdente peut rcrite par:
= cos(tan(2 )) . # 1
2 $
2 1
EQ (III: 03)
Pour ne pas exclure les angles qui ne sont pas puissance de deux, VOLDER a dmontr que
Ainsi, effectuer une rotation dangle peut scrire sous la forme matricielle suivante :
1 ) . 2
=
-. 234() . /0 ( 2 )) . -. 5
6
) . 2 1
EQ (III: 05)
Finalement les itrations de lalgorithme de CORDIC sont dcrites par les quatre relations
suivantes :
J K = K )K . K . 2
H K = K + )K . K . 2 O
IMK = MK )K . K . /0 82 9
H
EQ (III: 07)
G ) = 1
UMMTO Page 62
CHAPITRE III: Approche numrique de la commande vectorielle
En faite, il existe deux modes pour interprter puis exploiter cet algorithme qui sont :
K K
)K . K . 2
Le mode vectoriel.
K = K + )K . K . 2
MK = MK )K . K . /0 82 9
1 4 K < 1 O
)K = P
EQ (III: 08)
+1 4 030
Alors comme rsultat ditrations de (k=0) jusqu (k=n) de ce mode vectorielle, nous
aurons:
H > = 0
O
M
I > = M. + /0
ST
H
UT
EQ (III: 09)
G R> = ->
-. 1 + 2
2
Comme il est clair dans ces dernires quations, ce mode vectoriel a pour objectif de
dterminer par approche, langle de rotation et lamplitude avec itrations sur les
coordonnes.
K = K )K . K . 2
Le mode rotationnel.
K = K + )K . K . 2
MK = MK )K . K . /0 82 9
1 4 MK < 1 O
)K = P
EQ (III: 10)
+1 4 030
Alors comme rsultat ditrations de (k=0) jusqu (k=n) de ce mode rotationnel, nous aurons:
G R> = ->
-. 1 + 2
2
Comme il est clair dans ces dernires quations, ce mode rotationnel a pour objectif de
dterminer par approche, les coordonnes avec itrations sur langle de rotation.
UMMTO Page 63
CHAPITRE III: Approche numrique de la commande vectorielle
Les deux prcdents modes sont quivalent mais le chois dun parmi eux dpend de la
fonction trigonomtrique ou autre approxime. Pour notre cas, nous choisissons le deuxime
mode qui est le mode rotationnel afin dapproximer les deux fonctions trigonomtrique Sinus
et Cosinus.
Le principe itratif du CORDIC par approche rotationnelle angulaire qui consiste
pivoter dans le sens appropri le vecteur de rotation par un angle de plus en plus petit jusqu
ce que langle entre deux vecteurs successifs, soient approximativement gales 0. Comme
le signale le principe itratif du CORDIC, la troisime quation ( MK ) de lalgorithme de
CORDIC permet de garder une trace de langle de rotation accumul durant les micro-
rotations successives.
-. ) . /0 82 9
M> M.
>
EQ (III: 12)
Sachont M> est la dfrence entre langle de dpart et la somme totale des angles de rotation
accumuls. Cette suite rcurrente converge vers la matrice solution du problme initial.
> 234 4 0 .
=
> 4 0 234 .
. , . M. =
Donc pour le calcule du sinus et cosinus nous choisirons le vecteur initial sur laxe des
ordonnes comme le montre la figure prcdent et nous aurons par consquent aprs un
1
/2 . = 1; . = 0 ; M. = R> = lim 7(0) 0.6073
7> 0
UMMTO Page 64
CHAPITRE III: Approche numrique de la commande vectorielle
UMMTO Page 65
CHAPITRE III: Approche numrique de la commande vectorielle
UMMTO Page 66
CHAPITRE III: Approche numrique de la commande vectorielle
]_ ` 0 ]_ ` a . ]^ ]_ `
a . ]^
(0 , 60
60
Secteur Intervalle
. .
(60 , 120
I 1 0 1
. . 1 1 1
II
. .
III (120 , 180 1 1 0
. .
IV (180 , 240 0 1 0
. .
V (240 , 300 0 0 0
. .
VI (300 , 360 0 0 1
Tableau(III.01)):Table de dtermination des secteurs de la PWM.
PWM
UMMTO Page 67
CHAPITRE III: Approche numrique de la commande vectorielle
(60 , 120 )
. .
.
I (0 , 60 ) 101 001
(120 , 180 )
.
. .
II 111 010
(180 , 240 )
. .
III 110 011
(240. , 300. )
IV 010 100
(300 , 360 )
. .
V 000 101
VI 001 110
Tableau(III.02): Table simplifi pour la PWM.
UMMTO Page 68
CHAPITRE III: Approche numrique de la commande vectorielle
Nous parlons ici destimateur connu dans la thorie de commande o il est indispensable
de remplacer les grandeurs non commandables ou non observables par des modles
algorithmiques. Le deuxime point dutilisation de cet estimateur est pour rduire le nombre
de capteurs. Pour notre application qui est le moteur asynchrone triphas, la structure interne
de cet estimateur est reprsente dans la figure suivante :
On est sens dans cette partie de construire un systme numrique permettant de reflter
le comportement de cet estimateur quon vient de prsenter, o les grandeurs estimer en
temps rel. Comme le montre la figure prcdente, le bloc destimation est assez complexe et
demande beaucoup de ressources en circuits logiques o la provenance de l'erreur l'intrieur
du bloc est souvent difficile identifier. Limplantation de cet estimateur sur un FPGA va
puiser les ressources de ce dernier. Sachont que ce bloc nest pas ncessaire en cas de
disponibilit du capteur de vitesse ou position, nous allons seulement dcrire brivement une
mthodologie pour le transcrire en circuit logique. Pour chaque intgrateur correspond un
accumulateur logique comme on a fait prcdemment. Lensemble des coefficients sera cod
et stock dans des registres et les comparateurs sont quivalent aux soustracteurs binaires.
Finalement la fonction trigonomtrique arc-tangente arctg sera ralisable base
dalgorithme CORDIC quon a prsent prcdemment .Il suffit dexprimer arc-tangente en
fonction de sinus et cosinus ou bien de manipuler judicieusement lalgorithme CORDIC.
synchroniser les rsultats .Pour rsoudre le problme de timing et base dun conteur
mme pour deux blocs, ce qui engendre l'insertion de blocs supplmentaires pour
UMMTO Page 69
CHAPITRE III: Approche numrique de la commande vectorielle
principale. Cest ce qui signifie que l'usager doit modifier le mcanisme de synchronisation
entre les deux blocs.
A ce stade, nous avons dvelopp des architectures hautement parallles afin daboutir
une implantation efficace. Cette architecture quon vient dlaborer est un support garanti en
cas de modifications futures ventuelles des exigences ou de la configuration du systme car
les circuits logiques programmables FPGA permettent de rajouter de nouveaux blocs de
traitement si le concepteur le juge utile et dans les limites des capacits de ces circuits FPGA.
On peut alors passer la simulation et la ralisation matrielle par des outils CAO de cette
architecture avec un chois convenable aux valeurs des paramtres de la machine
asynchrone.
III.10)-CONCLUSION
Dans ce chapitre, nous avons prsent ltat dart sur la conception numrique en
gnrale et plus particulirement la commande vectorielle. Cette conception que nous venons
de dresser, nous a permis de mettre en lumire une mthodologie de conception dun
systme de commande numrique ddi a la commande du moteur asynchrone. L'analyse de
cette conception rend compte de la multitude des situations auxquelles le concepteur est
confront, dans son projet ou face de multiples compromets a satisfaire. Ce chapitre apporte
une solution simple et systmatique pour la conception et la synthse de la structure logique
de la commande vectorielle en utilisant les lments thoriques dtaills dans les chapitres
prcdents et nous a permit de conclure que l'entranement lectronique des machines courant
alternatif ncessite une lectronique qui reste relativement complexe. Au cours de ce chapitre nous
avons dvelopp une architecture hautement parallles et modulaire afin daboutir une
implantation simple et efficace sans erreurs. Ce chapitre est la pierre angulaire des travaux
prsents dans ce mmoire car il prsente lapproche interne du circuit logique de commande
qui permet une tude des fonctions techniques assures par les constituants matriels. A ce
niveau de conception le circuit peut tre dcrit en VHDL et en suite implment sur
diffrentes technologies dFPGA. La simulation peut tre effectue aprs la gnration du
code VHDL correspondant au circuit de commande au cours du prochain chapitre.
UMMTO Page 70
Simulation et synthse du circuit de commande
CHAPITRE IV : Simulation et synthse du circuit de commande
OBJECTIF
Lobjectif de cette partie est de coder en VHDL puis simuler les diffrentes architectures
retenues pour garantir les performances. Enfin aprs avoir valu leurs performances, nous
injectons la solution sur une cible FPGA avec un environnement CAO.
IV.1)-INTRODUCTION
Comme nous lavons dit au prcdent chapitre, un ordinateur est incapable de concevoir
un circuit car une machine est dpourvue dintelligence et de rflexions mais rien nempche
que les taches fastidieuses et complexes (Mathmatiques et logiques) sont accomplies par des
moyens automatiques confis ces calculateurs(Ordinateurs) qui sont dots dune importante
puissance de calcule avec un minimum de temps dexcution. Llectronique des circuits
intgrs et la programmation informatique ont t les secteurs pionniers de la sret de
fonctionnement. Un besoin et une ncessit croissante pour la rduction de l'effort et du temps
de conception des circuits, a rendu lutilisation des outils de CAO (Conception Assiste par
Ordinateur) microlectronique indispensable. Les outils de CAO ne se limitent pas la
simulation mais aussi la synthse des circuits et assurent les transitions entre les diffrents
niveaux d'abstraction sachons que le passage de lalgorithme vers larchitecture est une
synthse automatique confie aux logiciels CAO qui gnrent larchitecture adquate du
systme. Les outils de CAO prennent en compte les contraintes de vitesse, de consommation
de puissance, et de surface qui interviennent dans le processus doptimisation la description et
de son circuit synthtis. Cette partie du travaille qui sagit de concevoir, partir du langage
VHDL, un modle quivalent au circuit de commande sachons quun modle dun circuit
nest quune abstraction de son comportement. Ce modle va nous permettre de tester les lois
de commande et de nous assurer de la validit de chaque partie grce lutilisation dun
logiciel de simulation intgrer dans lenvironnement CAO. Il est fondamentale dapporter la
preuve mathmatique du bon fonctionnement du circuit ou bien dmuler sont
fonctionnement. La simulation du systme est faite pour diffrentes raisons non seulement de
vrifier la validit du code mais aussi un outil d'analyse permettant de prvoir le
comportement du systme sous l'action d'un vnement particulier et la visualisation de son
volution temporelle. La dernire phase cette conception consiste faire migrer cet
algorithme sur un dmonstrateur matriel FPGA afin de vrifier sa faisabilit technique et
dvaluer ses performances. Donc, ce chapitre soccupe de la conversion vers un format
exicutable(langage de description materiel) de la commande vectorielle puis la verification du
circuit integr correspondant cette commande en utilisant des outils CAO de XILINX.
UMMTO Page 71
CHAPITRE IV : Simulation et synthse du circuit de commande
Figure(IV.01):Description
:Description dun oprateur matriel lmentaire.
UMMTO Page 72
CHAPITRE IV : Simulation et synthse du circuit de commande
La dmarche que nous avons suivie pour dcrire et vrifier le circuit est rsum comme suit :
Nous avons modlis chaque composant sparment et nous avons stock les modles dans
des bibliothques de composants rutilisables afin dconomiser le temps de dveloppement.
Des modules supplmentaires peuvent tre ajouts si ncessaire car le langage de description
matrielle VHDL facilite la modification et la rutilisation d'un design.
Pour ce model en VHDL du contrle vectoriel, les blocs individuels sont dvelopps et tests
et nous allons exposer les rsultats dans ce qui suit dans ce travail.
UMMTO Page 73
CHAPITRE IV : Simulation et synthse du circuit de commande
Nous avons respect dadopter le mme nom pour un signal inject entre les diffrents blocs
afin que le model complet sera assembl. Nous avons aussi respect le mode de chaque signal
lors de sa dclaration dans le programme car cest fondamentale en VHDL de dclarer le type
du signal (Les modes in et out, Le mode buffer, Le mode inout).Enfin, Nous avons opt de
reprsenter sur 16 bits les signaux d'entres/sorties de tout le systme (courants, tensions,
vitesseetc.) afin davoir une bonne prcision.
UMMTO Page 74
CHAPITRE IV : Simulation et synthse du circuit de commande
La conception de circuits sur XILINX ISE met en uvre quatre outils : un diteur de texte
ou entre graphique, un simulateur, un synthtiseur et un placeur-routeur. Lditeur de texte
ou entre graphique est pour faire introduire la description dans les logiciels CAO cest dire
de dessiner ou dcrire le circuit avec une interface graphique ou textuelle. La simulation du
systme est faite pour vrifier la validit du code avant-synthse, aprs-synthse et mme
aprs placement-routage. Les deux tapes synthse et routage succderons par la suite o la
synthse consiste faire la transcription de la description dune forme texte vers une autre
graphique(RTL) base de portes logiques et pour la deuxime tape nomme routage, nest
quune adaptation du circuit logique synthtis sur les ressource disponible dans le circuit
FPGA cibl.
Comme nous lavons vu au premier chapitre, la conception du circuit met en uvre quatre
outils : un diteur de texte/entre graphique, un simulateur, un synthtiseur et un placeur-
routeur. La description du circuit en VHDL ne concerne que le circuit de commande et rien
de ce qui constitue lenvironnement du circuit. Le modle VHDL est inspir de larchitecture
propose au troisime chapitre pour le circuit numrique de commande vectorielle. Par la suite,
nous allons raliser une simulation manuelle en appliquant des valeurs sur les entres et en
vrifiant visuellement ltat des sorties.
A) Rsultat de synthse
UMMTO Page 75
CHAPITRE IV : Simulation et synthse du circuit de commande
B) Simulation
UMMTO Page 76
CHAPITRE IV : Simulation et synthse du circuit de commande
IV.4.1.2)-Soustracteur(SIGNE)
A) Rsultat de synthse
B) Simulation
Daprs la figure de simulation, nous avons donn des valeurs aux entres (a) et (b) et
nous avons rcuprer la sortie(s).Les valeurs sont en hexadcimale et comme exemple
(0008)h (0004)h=(0004)h et (0010)h-(0020)h=(FFF0)h ce dernier rsultat est reprsenter en
complment deux car il est ngatif .Enfin, mme raisonnement pour les autres valeurs.
UMMTO Page 77
CHAPITRE IV : Simulation et synthse du circuit de commande
IV.4.1. 3)-MULTIPLIEUR(SIGNE)
A) Rsultat de synthse
B) Simulation
Comme le montre la simulation, les deux entres (MUL_in1 et MUL_in2) sont multiplies et
donnent la sortie(MUL_out).Les valeurs sont en dcimale et comme exemple (1 x 2 =2), (2 x -
2=-4), (6 x -6=-36), (-10 x -6=60), (-10 x -2=20) .etc.
UMMTO Page 78
CHAPITRE IV : Simulation et synthse du circuit de commande
IV.4.1.4)- Bascule D
A) Rsultat de synthse
B) Simulation
UMMTO Page 79
CHAPITRE IV : Simulation et synthse du circuit de commande
A) Rsultat de synthse
B) Simulation
UMMTO Page 80
CHAPITRE IV : Simulation et synthse du circuit de commande
A) Rsultat de synthse
B) Simulation
UMMTO Page 81
CHAPITRE IV : Simulation et synthse du circuit de commande
IV.4.1.7)-Mmoire RAM
A) Rsultat de synthse
B) Simulation
Une fois que la RAM est slectionne (slt_ram), la donne correspondante ladresse
choisie sera rcupre en sortie.
UMMTO Page 82
CHAPITRE IV : Simulation et synthse du circuit de commande
A) Rsultat de synthse
B) Simulation
Nous remarquons que la simulation commence 100ns et elle est remise zro durant
deux priodes de temps (100ns a 225ns) et aprs 780 ns. Durant la priode de fonctionnement
le conteur fait sont travail en binaire qui est comme suit :(0.0000) aprs (0.0001) aprs
(0.0010) aprs (0.0011) aprs (0.0100) aprs (0.0101) aprs (0.0110) aprs
(0.0111).etc. Cest ce qui corresponde au comptage dcimal : 1, 2, 3, 4, 5,6, 7, etc.
UMMTO Page 83
CHAPITRE IV : Simulation et synthse du circuit de commande
Apres avoir russir de synthtiser les lments logiques de base, nous allons les exploiter
pour synthtiser les blocs de la commande vectorielle que nous avons labor au prcdent
chapitre sachons que le synthtiseur du logiciel XILINX ISE10 peut amliorer la synthse du
circuit logique. Pour ce qui concerne la simulation du circuit de commande vectorielle, nous
allons simuler chaque blocs car plus le test des blocs individuels est rigoureux, moins le test
du systme complet est laborieux.
A) Rsultat de synthse
UMMTO Page 84
CHAPITRE IV : Simulation et synthse du circuit de commande
A) Rsultat de synthse
UMMTO Page 85
CHAPITRE IV : Simulation et synthse du circuit de commande
A) Rsultat de synthse
UMMTO Page 86
CHAPITRE IV : Simulation et synthse du circuit de commande
Comme la structure des rgulateurs PI qui sont dans la commande est la mme, nous
prsenterons les rsultats dun parmi eux.
A) Rsultat de synthse
A) Rsultat de synthse
UMMTO Page 87
CHAPITRE IV : Simulation et synthse du circuit de commande
B) Simulation
Comme le montre la figure, la sortie prsente une symtrie entre les trois bits du haut et les
trois dessous ce qui correspond a la complmentarit des deux interrupteurs dun bras
donduleur. Lorsquon slectionne une adresse, une sortie sera correspondante et ce processus
suit les tableaux de la SVPWM simplifie qui est prsent au prcdent chapitre. Comme
exemple ((5)h=(101)b)correspond a la sortie ((0E)h=(001 110)b).etc.
UMMTO Page 88
CHAPITRE IV : Simulation et synthse du circuit de commande
A) Rsultat de synthse
A) Rsultat de synthse
UMMTO Page 89
CHAPITRE IV : Simulation et synthse du circuit de commande
A) Rsultat de synthse
UMMTO Page 90
CHAPITRE IV : Simulation et synthse du circuit de commande
Sorties
Aux
gchettes
onduleur
PI1 PI2
UMMTO Page 91
CHAPITRE IV : Simulation et synthse du circuit de commande
IV.6)-TRANSFERT
TRANSFERT DE LA SOLUTION VERS UN SUPPORT PHYSIQUE FPGA
Figure (IV.29
.29):Configuration du FPGA par un cble JTAG.
IV.7)-CONCLUSION
Ce dernier volet de cette tude nous permet de conclure que les rsultats obtenus
dmontrent la justesse des modles
modle retenus sachons que cette mthode de conception permet
de dceler les problmes de vrification puis de rduire le facteur d'erreur humaine et les
risques d'interruption du systme. La conception et la simulation du circuit numrique mene
par lappui doutils informatiques spcialiss et lutilisation du langage VHDL comme outil
de description pour reprsenter le comportement et l'architecture du dispositif numrique
nous a permiss dobtenir un certain niveau de rutilisabilit des diffrents blocs de
larchitecture mais toute la difficult est de savoir ce qui est synthtisable ou non ainsi la
difficult de construire le Test-Bench
Test afin de simuler la description.
UMMTO Page 92
CONCLUSION GENERALE
Dans le cadre du projet nous avons dvelopps une mthodologie de conception dune
architecture cble pour un systme mcatronique. La dmarche thorique suivie est
rcapitule comme suis : spcification du cahier de charge avec une tude thorique,
conception architecturale dtaille, test, intgration et validation . Durant le processus de
conception, nous avons constat que malgr les progrs raliss dans le domaine des
architectures reconfigurables, les outils de programmation non pas atteignent leurs maturit et
que les algorithmes de programmation matrielle scartent significativement des algorithmes
logiciels. Nous avons dmontr dans ce mmoire la faisabilit dimplantation numrique
cble de la commande vectorielle. Sachons que le dveloppement des systmes lectriques
commands reste encore trs dpendant de la technologique dimplantation, nos rsultats
attestent que les FPGA constituent une alternative srieuse aux DSP et aux ASIC. Danc, les
FPGA est un moyen damliorer les performances de contrle avec un gain conomique et un
autre du temps de dveloppement.
Dans le cadre des systmes hautes performances, ce travail prsente une contribution
la conception et limplantation de commandes sur FPGA. Plusieurs travaux peuvent venir
complter le travail qui a t fait jusquici et particulirement de prendre en compte diffrents
points qui nont pas ts abords dans ce manuscrit. Malgr limportance quantitative des
travaux scientifiques, et malgr les immenses progrs raliss dans les architectures
numriques de nombreuses problmatiques restent explorer. A cet effet, nous
envisagerons comme perspectives, quelques axes de recherche pour amliorer les
performances de conception pour la commande des machines. Ces axes sont rcapituls
comme suit :
Il reste esprer que lon dcouvre un moyen trs efficace de combiner les avantages
des deux approches de programmation. Dans ce cas, toute la difficult consiste
rpartir les tches sur les diffrents processeurs et dfinir les architectures
respectives de ceux-ci.
Des blocs supplmentaires peuvent toujours tre ajoutes et mme des contraintes ce
qui permet deffectuer sparment la mise jour des diffrents modules.
Les aspects nergtiques des oprateurs arithmtiques seront une bonne source de
problmatiques de recherche.
L'optimisation du prototype aussi bien en termes de densit logique que de temps
d'excution.
Finalement, diffrents points nont pas ts abords dans ce manuscrit et des travaux
restent effectuer sur ces architectures o le paralllisme nous semble tre le matre pour les
prochaines annes et pour des composants toujours plus rapides.
REFERENCES BIBLIOGRAPHIQUES
THESES
[04]]-JEREMIE DETREY : Arithmtiques relles sur FPGA virgule xe, virgule ottante et
systme logarithmique . Thse doctorat cole Normale Suprieure de Lyon15 janvier
2007 spcialit : Informatique.
VEYRAT-CHARVILLON : Oprateurs arithmtiques matriels pour des
[05]]-NICOLAS VEYRAT-
applications spciques . Docteur de lcole Normale Suprieure de Lyon spcialit :
Informatique prsente et soutenue publiquement le 28 juin 2007 directeurs de thse :
Jean-Michel Muller et Arnaud Tisserand.
[06]]-SEBASTIEN SNAIDERO : Modlisation multidisciplinaire VHDL-AMS de systmes
complexes : vers le prototypage virtuel .Thse prsente afin d'obtenir le grade de
docteur de l'universit Louis Pasteur Strasbourg I discipline : lectronique,
lectrotechnique, automatique spcialit : microlectronique soutenue publiquement
l'ENSPS le 03/12/2004 directeur de thse : M.Yannick Herv, MdC (HDR), ULP
Strasbourg.
[07]]-LIONEL LELONG : Architecture SoC-FPGA pour la mesure temps rel par
traitement dimage. Conception dun systme embarqu : imageur CMOS et circuit
logique programmable .Prsente devant luniversit Jean Monnet de Saint-Etienne
pour obtenir le grade de docteur spcialit : lectronique soutenue le 7 dcembre 2005
directeur de thse : Grard Jacquet Co-directeur : Guy Motyl.
[08]]-DAVID GUIHAL : Modlisation en langage VHDL-AMS des systmes
pluridisciplinaires . Thse prsente au laboratoire danalyse et darchitecture des
systmes du CNRS en vue de l'obtention du titre de docteur de luniversit Toulouse III
cole doctorale : Gnie lectrique, lectronique, tlcommunications spcialit :
conception de circuits microlectroniques et microsystmes soutenue le 25 Mai 2007.
[09]]-MOHAMED WISSEM NAOUAR : Commande numrique base de composant s
FPGA dune machine synchrone : Algorithmes de contrle de courant .Thse de
doctorat a lcole dingnieur de Tunis et luniversit de Sergy Pontoise. Thse prsente
et soutenue a Tunis le 06 Dcembre2007.Directeurs de thse ERIC MONMASSON et
ILHEM SLAMA BELKHODJA.
[10]]- YOUSEF KEBBATI : Dveloppement dune Mthodologie de Conception Matriel
Base de Modules Gnriques VHDL/VHDL-AMS en Vue dune Intgration de Systmes de
Commande Electriques .Docteur de lUniversit Louis Pasteur Strasbourg I Discipline
: Sciences pour lIngnieur (spcialit Microlectronique) Soutenue publiquement le 16
Dcembre 2002. Directeur de thse : M. Francis BRAUN, Professeur, Universit Louis
Pasteur, Strasbourg1.
MALINOWSKI: Sensorless Control Strategies for Three - Phase
[11]]- M. SC. MARIUSZ MALINOWSKI:
PWM Rectifiers Ph.D. Thesis Warsaw University of Technology Faculty of Electrical
Engineering Institute of Control and Industrial Electronics Poland - 2001. Thesis
supervisor Prof. Dr Sc. Marian P. Kamierkowski.
[12]]- M. KHEMAIES GHALI: Mthodologie de conception systme a base de
plateformes reconfigurables et programmables . Docteur en sciences de luniversit PARIS
XI ORSAY Soutenue le 01 Mars 2005.
ARTICLES
SITES WEB
01-XILINX: http://www.xilinx.com.
02-ALTERA
LTERA:: http://www.altera.com.
03-MENTOR GRAPHICS : http://www.mentor.com.
ANNEXE : LE LANGAGE DE DESCRIPTION MATERIEL VHDL ET LES SYSTEMES
DE REPRESENTATION DES NOMBRES BINAIRES
Cette annexe prsente une petite prsentation du langage de description matrielle VHDL
qui a t dvelopp dans le but de faire la description (documentation), la vrification et la
synthse des circuits puis un bref rsum des systmes de numration.
est devenu incontournable dans le domaine de la conception des circuits numriques avec une
un
grande capacit de modliser les
les circuits digitaux diffrents niveaux dabstraction. Ce
langage est bas sur une simulation vnementielle,
v et non temporelle des systmes.
Les langages informatiques sont une abstraction qui facilite llaboration des algorithmes
et un moyen de cod et dintroduire linformation sur un calculateur .Le calculateur soccupe
lui mme de convertir ces langages en code machine. La diversit des langages se justifie par
la diversit des domaines cibles.Cest
cibles ce que nous rsumons comme suit :
Une description ou un modle en VHDL dun circuit est une abstraction o une reprsentation
du comportement de ce dernier o un fichier VHDL contient une seule entit et son
architecture (une ou plusieurs)) avec la dclaration des paquetages.
Cette mthodologie contient les principales rgles utiliser pour les diffrents traitements
numriques complexes et la vrification de conformit avec le cahier des charges.
ANNEXE : LE LANGAGE DE DESCRIPTION MATERIEL VHDL ET LES SYSTEMES
DE REPRESENTATION DES NOMBRES BINAIRES
Les tapes fondamentales de conception matrielle base du VHDL ainsi que les simulations
tout au long du processus de conception sont illustres dans le schma suivant.
La synthse est ltape qui transforme la description HDL en portes logiques et qui
respecte les contraintes imposer par lutilisateur (de
( superficie, de temps).
). Malheureusement,
la synthse de circuits ne concerne quun ensemble limit de descriptions
descripti VHDL qui nest pas
bien dtermine. Certaines structures non synthtisables sont prvisibles comme linstruction
After mais souvent il est difficile de distingu le synthtisable du non synthtisable.
synthtisable Mme
la manire dont les instructions sont utilises
utilises et dun synthtiseur lautre peut rendre la
description non synthtisable.
A.4)-SYTEMES
SYTEMES DE REPRESENTATION DES NOMBRES
Alor lutilisation dun nombre arbitraire de bit pour le codage peut engendrer de lourdes
consquences sur les caractristiques du circuit. Donc le codage et la quantification des
grandeurs peuvent engendrer dimportantes rpercussions sur la complexit et la dure des
calculs.
Chaque opration arithmtique est fortement lie au systme de reprsentation des nombres.
Dans ce qui suit nous dcrivant les trois systmes de reprsentation des nombres rels les plus
rpondus sans approfondir en dtails.
Principe de la reprsentation :
Si nous prenons un nombre X reprsent en virgule fixe, nous constatons quil est constitu de
deux parties qui ont un nombre de bits fixe. Ces parties sont la partie entire note IX et la
partie fractionnaire FX avec un nombre de bit WI et WF respectivement.
On peut ainsi noter la position de la virgule binaire dans lcriture du nombre X de la manire
suivante : $ = &.........
' , )'
Enfin, on indexera par leur poids les bits dun nombre en virgule fixe X :
,/
1
,/ $ $ , $ $,- = 0 $1 2
.................................
$=$
23,-
En calcul scientifique on a souvent besoin de manipuler des nombres trs grands ou trs
petits. Pour cela on utilise la reprsentation en virgule flottante. Lintgration sur FPGA
doperateurs avec ce systme de reprsentation est possible car la capacit dintgration des
FPGA de nos jours a atteint un niveau dintgration suffisant technologiquement.
Principe de la reprsentation :
Si nous prenons un nombre X reprsent en virgule flottante, nous constatons quil est
constitu de deux parties qui sont : la premire partie appele mantisse et la deuxime
partie est le facteur exponentiel souvent appele lexposant . Nous aboutirons la
reprsentation suivante pour un nombre X :
ANNEXE : LE LANGAGE DE DESCRIPTION MATERIEL VHDL ET LES SYSTEMES
DE REPRESENTATION DES NOMBRES BINAIRES
Pour pouvoir reprsenter les nombres positifs comme ngatifs, nous ajoutons la
......
reprsentation un bit de signe SX, ce qui donne ainsi :$ =
1L7 1, )' 267 .
Principe de la reprsentation :
REMARQUE : Daprs une recherche bibliographique sur l'implantation des diffrents types
dapplications en technologie VLSI, on remarque que larithmtique virgule fixe est
fortement utiliss dans les systmes embarqus car elle est beaucoup plus facile implanter
que la reprsentation en virgule flottante sauf si le cahier de charge exige des contraintes
quon ne peut pas satisfaire que par dautre systmes de reprsentation.