Le transistor à effet de champ (TEC)

Field Effect Transistor (FET)

1 1
 Présentation générale
• Transistor à effet de champ se présente comme une résistance
variable commandée par une tension extérieure

• Comparaison avec le transistor bipolaire :

– fonctionnement lié au déplacement d'un seul type de porteur (porteur
majoritaire)
– Très forte impédance d’entrée (MΩ)
– Facteur de bruit inférieur au transistor bipolaire

Transistor à canal N
D
G

Transistor PNP
D
G

S
Le sens de la flèche indique le sens du courant de grille

2
 Présentation générale
• Constitution du TEC à canal N
Sur un substrat de type P (Grille) fortement dopé (P+) sont déposées :
Une zone N faiblement dopée qui constitue le canal
Deux zones N fortement dopées (N+) qui constitue des bornes d’entrée (Source) et de
sortie du canal (Drain)

Source (S) Grille (G)

Drain (D)

N+ P+ N+

N Canal

P+ Substrat

• Elément actif à 3 accès :

Grille (G) : électrode de commande,
Source (S) : électrode par laquelle les porteurs majoritaires entrent dans le canal,
Drain (D) : électrode par laquelle les porteurs majoritaires quittent le canal.
3
Fonctionnement du transistor à canal N

• VGS = 0 V (grille et source reliées) – VDS = 0 V

S
G
D
La mise en contact des zones P et N donne naissance à des
N+ P+ N+ zones de charges d’espace qui diminuent la largeur effective
du canal
N
P+

Zone de charge d’espace

• VGS = 0 V (grille et source reliées) – VDS ≥ 0 V faible

D La jonction grille drain est polarisée en inverse – Les zones

S G
de charge d’espace augmentent – Si VDS faible, le canal se
N+ P+ N+ comporte comme une résistance RDS
N le transistor à un comportement ohmique
P+
Zone de charge d’espace
4
 Fonctionnement du transistor à canal N

• VGS = 0 V (grille et source reliées) – VDS ≥ 0 V élevée

D Si VDS la section conductrice du canal diminue RDS et

S G le courant ID entre le drain et la source commence à être
N+ P+ N+ limité – Lorsque les deux zones de charge d’espace se
rejoignent le canal est pincé (VDS = Vp)
N
P+
Zone de charge d’espace

ID
Zone de saturation Si VDS > Vp ID constant
IDSS VGS = 0

zone de saturation du transistor

Zone ohmique
VDSmax = tension de rupture

VP VDSmax VDS

5
 Fonctionnement du transistor à canal N

• VGS < 0 V – VDS = 0 V

Si |VGS| l’épaisseur du canal se rétrécit – le canal est
totalement pincé lorsque VGS = -Vp

• VGS < 0 V – VDS > 0 V

Si |VGS| < Vp le canal ne peut être complètement fermé le
courant ID qui circule dépend de VDS et VGS
Si VDS > VDScoude = Vp – VGS le courant ID n’augmente plus

6
Caractéristiques statiques du TEC à canal N

Caractéristique de transfert Caractéristique de Kellog

ID
Zone ohmique
VGS = 0
IDSS
Zone de saturation

VGS1

VGS2

-VP V VP
VGS2GS1 VDS > 0
VGS < 0 VP+VGS2 VP+VGS1

• La caractéristique de transfert est tracée lorsque le

transistor est dans la zone de saturation

7
Paramètres statiques du TEC

Paramètres obtenus en considérant le montage suivant :

Grille IG ID Drain

VGS FTEC TEC VDS

Source Source

Paramètres d’entrée : IG et VGS

Paramètres de sortie : ID et VDS

La tension VGS est toujours négative

la jonction Grille-Source est polarisée en inverse
donc IG ≈ 0

8
 Paramètres statiques du TEC

• Loi de variation du courant ID

Zone ohmique : VDS < VDScoude = Vp + VGS

avec Vp > 0 et VGS < 0

Zone de saturation : VDS > VDScoude

1 avec Vp > 0 et VGS < 0

Dans ce cas ID est indépendant de VDS

• Résistance Grille-Source
la jonction Grille-Source est polarisée en inverse donc IG ≈ 0
≈ 10 MΩ
Ω très grande

9
 Paramètres statiques du TEC

• Résistance Drain Source

dépend de la zone d’utilisation du TEC

• Pente de la caractéristique ID = f(VGS) dans la zone de

saturation

1
!
avec

"
$
# #

Pour VGS = 0 ID = IDSS gm = gm0 (valeur maximale)

Pour –Vp < VGS < 0 % $

#

10
Polarisation du TEC à canal N en zone de saturation

Objectif de la polarisation : Fixer les valeurs des tensions VGS0, VDS0 et du

courant ID0 pour l’utilisation du transistor en alternatif

Conditions à respecter : –Vp < VGS ≤ 0 et VDS ≥ 0

VDD > 0

ID RD

IG Exemple : polarisation automatique en zone

D
de saturation
G S
RG
IS RS

+ avec IG très faible (IG ≈ 0) &

RG élevée
RD et RS servent à limiter le continu

11
Polarisation du TEC à canal N – Droite de polarisation

VDD > 0

ID RD

Exemple : polarisation automatique en zone

IG
D de saturation
VDS
S
VGS
RG
IS
RS

'()*+,-. /0 1* /2-,+0 /0 3-1*2,4*+,-. IDSS

or IG ≈ 0 et &
56
Equation de la droite 1
57
ID0

de polarisation ou droite d’attaque

-VP VGS0
VGS < 0

12
Polarisation du TEC à canal N – Droite de charge statique

VDD > 0

ID RD

Exemple : polarisation automatique en zone

IG
D de saturation
VDS
S
VGS
RG
IS
RS

ID
Equation de la droite de charge statique
VGS = 0

&
IDSS
Car
8

9
VGS0
ID0
Equation de la droite de charge statique VGS2

VDS0 VDS

13
 Le TEC en régime dynamique

• Schéma équivalent du TEC en alternatif dans la zone de saturation

Le transistor est considéré comme un quadripôle

iD
iG iD
D
iG
G vGS
vDS vDS

vGS
S

• Le quadripôle est décrit en utilisant les paramètres admittances

;$$ < ;$" <

:
;"$ < ;"" < < <
avec

Ces grandeurs représentent de petites variations autour du point de fonctionnement

14
 Le TEC en régime dynamique
• Schéma équivalent du TEC en alternatif dans la zone de
saturation

?@ ?@ >
=>> A A =>> & 0 car jonction Grille Source polarisée en inverse
? ? B ? D
=
C

?@ ?@
=> A A => & 0 car jonction Grille Source polarisée en inverse
? ? B ?
=
C

?@ ?@
=> A A FG
? ? B ?
= pente de la caractéristique ID = f(VGS)
C

?@ ?@ >
= A A
? ? B ? D
=
C

15
Schéma équivalent du TEC en alternatif BF

• Schéma équivalent général

iG iD
G D

$
<
H
vGS gm vGS RDS
$
< <
RGS vDS

• Schéma équivalent simplifié

I6 → ∞ et I →∞

iG iD
G D

gm vGS
vGS vDS
!
S

16
Amplificateur à TEC à polarisation automatique
• Montage source commune

VDD > 0

RD

C2 2
1 C1 D
S
RL
Rg RG
RS v2(t)
v1(t) CS
eg(t)

Les accès d’entrée et de sortie sont 1 et 2

Les capacités C1, C2 et Cs sont des capacités de découplage

17
Etude statique du montage (théorème de superposition)

• Schéma équivalent en continu

VDD > 0

ID RD

Détermination des droites d’attaque et statique

IG
D de sortie (voir diapositives 12 et 13)
VDS
S
VGS
RG
IS
RS

Le point de fonctionnement du transistor est imposé par les

éléments du montage
ID0, VGS0 et VDS0 sont fixés
un signal alternatif vGS(t) peut être superposé
au signal continu VGS0

18
Etude dynamique du montage (théorème de superposition)

• Schéma électrique en régime sinusoïdal

i2(t)
i1(t) D

S RL
Rg RG
RD v2(t)
v1(t)

eg(t)

• Schéma équivalent (RGS et RDS sont négligées)

i1(t) iG iD i2(t)
G D

Rg gm vGS
vDS RD RL
RG vGS v2(t)
v1(t)
eg(t)
S

19
Etude dynamique du montage (théorème de superposition)

• Droite de charge dynamique

DL D
N O
DL 9 D
(d’après le schéma de la diapositive 19)

La droite de charge dynamique ∆ est la droite passant par le

8> DL 9 D
point de fonctionnement de coordonnées (ID0 , VDS0) et de
DL MM D DL D
pente

IP I
O QN 5 BR
IP I B
équation de la droite de charge
dynamique

Une petite variation de la tension d’entrée vGS(t) autour de VGS0

entraine des variations de courant iDS(t) autour de ID0 et de
tensions vDS(t) autour de VDS0

20
Analyse du circuit : application du théorème de
superposition

U % V Q R ID
Droite de charge dynamique
VGS = 0
IDSS
iD(t)

VGS0

ID0 VGS2
t

-VP VGS0 VDS0 VDS > 0

VGS < 0
t vDS(t)

vGS(t)

S % T Q R
S T Q R
t
%

21
Caractéristiques électriques de l’amplificateur
en fonctionnement alternatif
i1(t) iG iD i2(t)
G D

Rg gm vGS
vDS RD RL
RG vGS v2(t)
v1(t)
eg(t)
S

Gain en tension GV Résistance d’entrée Re

W
W
Résistance de sortie Rs
Gain en courant GI !

22
Autres types de montage
VDD > 0
• Montage drain commun
RD

1 C1 D
C2 2
S

Rg RG
v1(t) RS
RL v2(t)

eg(t)

VDD > 0

• Grille commune
RD

1 C1 C2 2
S D

Rg
G v2(t)
v1(t) RS RL

eg(t)

23
Comportement du TEC à haute fréquence

• Si la fréquence augmente, des capacités parasites intrinsèques au

transistor CGS, CGD et CDS interviennent

Les deux premières sont du même ordre de grandeur (qq pF), la dernière
plus faible peut être négligée

iG CGD D iD
G

vGS CGS gm vGS RDS vDS

24
Fin

25 25