TRAVAUX PRATIQUE

Simulation sous
LTSPICE IV
En technologie CMOS

Réalisée par: HICHAM Ghizlane

Master S1 2ME2S
A.U:2017/2018
2017/2018
TP1 : Vu Schématique, Analyse sous LTSpice des transistors NMOS et PMOS
Question 1:

Le courant IDS en fonction de VDSIDS=f(VDS) :

Question 2:

Le courant IDS en fonction de VGS IDS=f(VGS) :

IDS=f(VGS)
Question 3:

- IDS MAX =96uA

- Vth= 209.30mV
 TP2 : Caractéristiques des inverseurs en technologie MOS
Problème 1:Inverseur logique NMOS en technologie CMOS 1 m

Question 1:

- IDS=1e-04 A
- VGS=1V

Question 2:

On a : Vth=0.8 et VGS=1V et VDS = 1.8

VGS-Vth = 0.2 V

VDS> VGS-Vth

Donc M1 est dans la zone de saturation

Question 3 :

Caractéristique de transfert Vout=f(Vin) :

Problème 2:Inverseur logique PMOS en technologie CMOS 1 m

Question 1:

IDS=5.55556e-005 A

VGS=1V

Question 2:

Pour VGS=0.6
On a VDD=2V

L’équation de la maille : VDD=VDS+ R.IDS

VDS=VDD-R.IDS

Pour VGS=0.6V et Vs=R.IDS=0.1

Vds=2 - 1.9=0.1v

VGS-Vth=0.6+0.9=1.5V

Donc VDS> VGS + Vth

Donc le Transistor M1 n’existe pas dans la zone de saturation

Problème 3 :Inverseur
Inverseur logique CMOS en technologie CMOS 0.18 m :

Question 1

Caractéristique de transfert Vout=f(Vin) :

Question 2 :

Analyse transitoire Vout=f(Vin) :

Question 3 :

Analyse ACVout/ Vin :

Fréquence de couper : fc=947.061MHz

Marge de Gain :11.339407dB

Marge de Phase : 174.92°

TP3 : Création des symboles et simulation des ports logiques INV, AND2 et OR en
technologie CMOS 0.18 m

A) Composant : INV :

B) Composant AND :
C) Composant OR :
TP4 : Calcule et simulation les valeurs de l'ID et VGS dans les circuits base sur
NMOS et PMOS En technologie 1 m
Problème 1 :

IDS= 1.50343e-005
005 A
VDS= 0.49657 V

Problème 2 :

IDS= 1.29804e-005
005 A
VDS= 0.70196 V

Problème 3 :

Id = 4.14072e-005A
005A
Vs = 4.14071 V
VGS = 5-Vs=
Vs= 0.86 V

Problème 4 :

Id = 3.18007e-005
005 A
Vs = 3.18007V
VGS = 5-Vs= 1.82 V