Académique Documents
Professionnel Documents
Culture Documents
Objectifs
• Apprendre la structure de quelques circuits
combinatoires souvent utilisés ( demi additionneur ,
additionneur complet,……..).
1
1. Les Circuits combinatoires
• Un circuit combinatoire est un circuit numérique dont les
sorties dépendent uniquement des entrées.
• Si=F(Ei)
• Si=F(E1,E2,….,En)
E1 S1
S2
E2 Circuit
..
.. combinatoire
En Sm
Schéma Bloc
1. Demi Additionneur
2. Additionneur complet
3. Comparateur
4. Multiplexeur
5. Demultiplexeur
6. Encodeur
7. Décodeur
3
2. Demi Additionneur
• Le demi additionneur est un circuit combinatoire qui permet de
réaliser la somme arithmétique de deux nombres A et B chacun sur
un bit.
• A la sotie on va avoir la somme S et la retenu R ( Carry).
A S
B
DA
R
0 0 0 0
R A.B
0 1 0 1
S A.B A.B A B
1 0 0 1
1 1 1 0 5
R A.B
S A B
A S
B
6
3. L’additionneur complet
• En binaire lorsque on fait une addition il faut
tenir en compte de la retenue entrante.
r4 r3 r2 r1 r0= 0
ri-1
a4 a3 a2 a1
+ ai
b4 b3 b2 b1
+ bi
r4 s4 s3 s2 s1
ri s i
7
3.1 Additionneur complet 1 bit
• L’additionneur complet un bit possède 3 entrées :
– ai : le premier nombre sur un bit.
– bi : le deuxième nombre sur un bit.
– ri-1 : le retenue entrante sur un bit.
• Il possède deux sorties :
– Si : la somme
– Ri la retenue sortante
ai Si
Additionneur
bi
complet
Ri
ri-1
8
ai bi ri-1 ri si
Table de vérité d’un additionneur 0 0 0 0 0
complet sur 1 bit
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
Ri Ai Bi Ri 1 Ai B i Ri 1 Ai Bi R i 1 Ai Bi Ri 1
Ri Ri 1.( Ai .Bi Ai .B i ) Ai Bi ( R i 1 i Ri 1 )
Ri Ri 1.( Ai Bi ) Ai Bi
10
3.3 Schéma d’un additionneur complet
R i A i .Bi R i 1.(Bi A i )
Si A i Bi R i 1
Ai
Bi
Si
Ri-1
Ri
11
3.4 En utilisant des Demi Additionneurs
R i A i .Bi R i 1.(Bi A i )
Si A i Bi R i 1
Si on p ose X A i Bi et Y A i Bi
On obtient :
R i Y R i 1.X
Si X R i 1
et si on p ose Z X R i 1 et T R i 1.X
On obtient :
Ri Y T
Si Z
T
Demi Add
RI-1
Z SI 13
3.4 Additionneur sur 4 bits
• Un additionneur sur 4 bits est un circuit qui permet de faire l’addition
de deux nombres A et B de 4 bits chacun
– A(a3a2a1a0)
– B(b3b2b1b0)
En plus il tient en compte de la retenu entrante
• Il faut trouver une solution plus facile et plus efficace pour concevoir
ce circuit ?
14
•Lorsque on fait l’addition en binaire , on additionne bit par bit en
commençant à partir du poids faible et à chaque fois on propage la
retenue sortante au bit du rang supérieur.
L’addition sur un bit peut se faire par un additionneur complet sur 1 bits.
r3 r2 r1 r0 = 0
a4 a3 a2 a1
+ b4 b3 b2 b1
r4 s 4 r3 s 3 r2 s 2 r1 s 1
r4 s4 s3 s2 s1 Résultat final
15
3.4.1 Additionneur 4 bits ( schéma )
R0=0
A4 B4 A3 B3 A2 B2 A1 B1
R3 R2 R1
R4 S4 S3 S2 S1
16
4. Le Comparateur
• C’est un circuit combinatoire qui permet de
comparer entre deux nombres binaire A et B.
• Il possède 2 entrées :
– A : sur un bit
– B : sur un bit
• Il possède 3 sorties fi
A
– fe : égalité ( A=B) Comparateur fe
– fi : inférieur ( A < B) B 1 bit
fs
– fs : supérieur (A > B)
17
4.1 Comparateur sur un bit
A B fs fe fi
0 0 0 1 0
fs A.B
fi AB
0 1 0 0 1
fe AB AB A B fs fi
1 0 1 0 0
1 1 0 1 0
18
Schéma d’un comparateur dur un bit
fs A.B
fi AB
fe fs fi
A fs
fe
B fi
19
4.2 Comparateur 2 bits
A1
fi
A2
Comparateur fe
B1 2 bits
B2 fs
20
A2 A1 B2 B1 fs fe fi
1. A=B si
0 0 0 0 0 1 0
A2=B2 et A1=B1 0 0 0 1 0 0 1
0 0 1 0 0 0 1
fe ( A2 B2).( A1 B1) 0 0 1 1 0 0 1
0 1 0 0 1 0 0
0 1 0 1 0 1 0
2. A>B si
0 1 1 0 0 0 1
A2 > B2 ou (A2=B2 et A1>B1) 0 1 1 1 0 0 1
1 0 0 0 1 0 0
fs A2.B2 ( A2 B2).( A1.B1) 1 0 0 1 1 0 0
1 0 1 0 0 1 0
3. A<B si 1 0 1 1 0 0 1
A2 < B2 ou (A2=B2 et A1<B1) 1 1 0 0 1 0 0
1 1 0 1 1 0 0
1 1 1 0 1 0 0
fi A2.B2 ( A2 B2).( A1.B1)
1 1 1 1 0 1 021
4.2.2 comparateur 2 bits avec des comparateurs 1 bit
a 2 b2 a1 b1
22
1. A=B si
A2=B2 et A1=B1
3. A<B si
A2 < B2 ou (A2=B2 et A1<B1)
fs fe fi
24
4.2.3 Comparateur avec des entrées de
mise en cascade
• On remarque que :
– Si A2 >B2 alors A > B
– Si A2<B2 alors A < B
A2>B2 X X X 1 0 0
Comp Es ( >)
Eg ( =)
A2<B2 X X X 0 0 1 Ei ( <)
fs fe fi
1 0 0 1 0 0
A2=B2 0 1 0 0 1 0
fs= (A2>B2) ou (A2=B2).Es
0 0 1 0 0 1 fi= ( A2<B2) ou (A2=B2).Ei
fe=(A2=B2).Eg
26
a2 b2 a1 b1
‘0’
Comp Comp
Es Es
Eg Eg ‘1’
fs2 fe2 fi2 fs1 fe1 fi1
Ei Ei
27
5. Le Multiplexeur
• Un multiplexeur est un circuit combinatoire qui permet de
sélectionner une information (1 bit) parmi 2n valeurs en
entrée.
• Il possède :
– 2n entrées d’information
– Une seule sortie
– N entrées de sélection ( commandes)
Em ......... E3 E1 E0
C0
C1 Mux 2n 1 V
Cn-1
S
28
5.1 Multiplexeur 2 1
V C0 S
0 X 0
E1 E0
1 0 E0 C0
Mux 2 1 V
1 1 E1
S V .(C0 .E 0 C0 .E1)
29
5.2 Multiplexeur 4 1
C1 C0 S
0 0 E0
E3 E2 E1 E0
0 1 E1 C0
C1 Mux 4 1
1 0 E2
1 1 E3
S
S C1.C 0.( E 0) C1.C 0.( E1) C1.C 0.( E 2) C1.C 0.( E3)
30
5.3 Multiplexeur 81
C2 C1 C0 S
0 0 0 E0
0 0 1 E1
0 1 0 E2 E7 E6 E5 E4 E3 E2 E1 E0
C0
0 1 1 E3 C1 Mux 8 1
1 0 0 E4 C2
1 0 1 E5
1 1 0 E6
1 1 1 E7
ai bi ri-1 ri ai bi ri-1 Si
0 0 0 0
0 0 0 0
0 0 1 1
0 0 1 0
0 1 0 1
0 1 0 0
0 1 1 0
0 1 1 1
1 0 0 1
1 0 0 0
1 0 1 1 1 0 1 0
1 1 0 1 1 1 0 0
1 1 1 1 1 1 1 1
32
Réalisation de la fonction de la somme
S i Ai .B i .R i 1 (0) Ai .Bi .Ri 1 (1) Ai .Bi .R i 1 (1) Ai .Bi .Ri 1 (0) Ai .B i .R i 1 (1) Ai .B i .Ri 1 (0)
Ai .Bi .R i 1 (0) Ai .Bi .Ri 1 (1)
On pose :
C2=Ai
C1=Bi
C0=Ri-1
E0=0, E1=1, E2=1, E3=0, E4=1, E5=0, E6=0, E7=1
33
Réalisation de la fonction de la retenue
On pose :
C2=Ai
C1=Bi
C0=Ri-1
E0=0, E1=0, E2=0, E3=1, E4=0, E5=1, E6=1, E7=1
34
Réalisation d’un additionneur complet avec des
multiplexeurs 81
‘1’
‘1’
‘0’
‘0’
ri-1 E7 E6 E5 E4 E3 E2 E1 E0
C0 ri-1 E7 E6 E5 E4 E3 E2 E1 E0
Mux 8 1 C0
bi C1
bi C1 Mux 8 1
ai C2
ai C2
Ri
Si
35
6. Demultiplexeurs
• Il joue le rôle inverse d’un multiplexeurs, il permet de
faire passer une information dans l’une des sorties selon
les valeurs des entrées de commandes.
• Il possède :
– une seule entrée
– 2n sorties
– N entrées de sélection ( commandes)
C0 DeMux 1 4
C1
S3 S2 S1 S0
36
6.1 Demultiplexeur 14
C1 C0 S3 S2 S1 S0
S 0 C1.C 0.( I )
S1 C1.C 0.( I )
0 0 0 0 0 i
S 2 C1.C 0.( I )
0 1 0 0 i 0
S 3 C1.C 0.( I )
1 0 0 i 0 0
I
1 1 i 0 0 0
C0 DeMux 1 4
C1
S3 S2 S1 S0
37
7. Le décodeur binaire
• C’est un circuit combinatoire qui est constitué de :
– N : entrées de données
– 2n sorties
– Pour chaque combinaison en entrée une seule sortie
est active à la fois
S0
A S1
S2
B S3
S4
C
S5
S6
S7
Un décodeur 38 38
V
Décodeur 24
V A B S0 S1 S2 S3
S0
A
0 X X 0 0 0 0 S1
B
S2
1 0 0 1 0 0 0
S3
V
1 0 1 0 1 0 0
1 1 0 0 0 1 0
S 0 ( A.B ).V
1 1 1 0 0 0 1
S1 ( A.B ).V
S 2 ( A.B ).V
39
S 3 ( A.B ).V
Décodeur 38 A
S0
S1
S2
B S3
S4
C
S5
S6
S7
A B C S0 S1 S2 S3 S4 S5 S6 S7
0 0 0 1 0 0 0 0 0 0 0 V
0 0 1 0 1 0 0 0 0 0 0
S 0 A.B.C
0 1 0 0 0 1 0 0 0 0 0
S 1 A.B.C
0 1 1 0 0 0 1 0 0 0 0
S 2 A.B.C
1 0 0 0 0 0 0 1 0 0 0 S 3 A.B.C
1 0 1 0 0 0 0 0 1 0 0 S 4 A.B.C
1 1 0 0 0 0 0 0 0 1 0 S 5 A.B.C
1 1 1 0 0 0 0 0 0 0 1 S 6 A.B.C
40
S 7 A.B.C
Réalisation d’un additionneur complet
avec des décodeurs binaire 38
S i Ai .Bi .Ri 1 Ai .Bi .R i 1 Ai .B i .R i 1 Ai .Bi .Ri 1
0 0 1 0 1 0 1 0 0 1 1 1
Ri Ai Bi Ri 1 Ai B i Ri 1 Ai Bi R i 1 . Ai Bi Ri 1
0 1 1 1 0 1 1 1 0 1 1 1
Ri S 3 S 5 S 6 S 7
S i S1 S 2 S 4 S 7 41
8. L’encodeur binaire
I0
I1 x
Encodeur 42
y
I2
I3
42
L’encodeur binaire ( 42)
I0 I1 I2 I3 x y
0 0 0 0 0 0 I0
I1 x
1 x x x 0 0 y
I2
I3
0 1 x x 0 1
0 0 1 x 1 0
X I 0.I1.( I 2 I 3)
0 0 0 1 1 1
Y I 0.( I1 .I 2.I 3)
43
9. Le transcodeur
E1 S1
E2 S2
transcodeur ..
..
En Sm
44
Exemple : Transcodeur BCD/EXESS3
A B C D X Y Z T
0 0 0 0 0 0 1 1
0 0 0 1 0 1 0 0
0 0 1 0 0 1 0 1
0 0 1 1 0 1 1 0
0 1 0 0 0 1 1 1
0 1 0 1 1 0 0 0
0 1 1 0 1 0 0 1
0 1 1 1 1 0 1 0
1 0 0 0 1 0 1 1
1 0 0 1 1 1 0 0
1 0 1 0 x x x x
1 0 1 1 x x x x
1 1 0 0 x x x x
1 1 0 1 x x x x
1 1 1 0 x x x x
1 1 1 1 x x x x 45