Examen « Méthodologie de Conception des Processeurs »

Enseignants: : I. Ben Abdessalem, M. Ezzine, L. Latrach, L. Durée : 2H

Kriaa Date : 2019
Niveau : II2

Nom et prénom :………………………………………………………………………..

Documents :
Nbre page : 12
CIN : ……………………….………………………………………………………………….. Non autorisés
---------------------------------------------------------------------------------------------------------------------------------

/20
Exercice 1 (7.5 pts) :
1. Considérons un programme composé de 40 instructions de type chargement, 20 instructions de rangement,30 1.5
instructions de type -R et 10 instructions de type branchement pour une architecture pipeline cinq étages en
pts
considérant les hypothèses suivantes :
• Pas d’aléas de structure
• Les Aléas de données sont résolus par renvoie. Les instructions de chargements présentant des
aléas de données sont résolus par suspension de 1cycle (on suppose 70% des instructions de
chargement du programme contenant un aléas de donnée).
• Les Aléas de contrôle sont résolus par prédiction dynamique (on suppose un taux de réussite
moyen de 65%).
• Le programme ne contient pas d’autres types d’Aléas.
Donner les temps d’exécution du programme avec explication pour les trois conceptions vues dans le cours
sachant que le temps de cycle pour la conception multicycle est le même que le pipeline égal à 2.1ns tandis que
celui de monocycle est 5 fois celui du pipeline.

Temps d’exécution Explication

Conception monocycle

Conception multicycles

Conception pipeline

Problème (12.5)
Nous voulons introduire de nouvelles instructions au jeu initiale du processeur MIPS. Nous
considérons la conception multicycle du processeur. Ces instructions sont : Sub3, jmem, Amo-op et
La description de chacune de ces instructions est donnée par la suite.
1- Soit l’instruction sub3 utilisé souvent dans plusieurs processeurs. Cette instruction réalise les opérations
suivantes :
Sub3 rd, rs, rt, ru # R[rd] = R[ru]-R[rs]-R[rt]
Cette instruction possède le même format d’instruction que type-R avec le champ « shamt= décalage » est
utilisé afin de contenir l’opérande ru.

Page 1 (8)
 Examen « Méthodologie de Conception des Processeurs »
Enseignants: : I. Ben Abdessalem, M. Ezzine, L. Latrach, L. Durée : 2H
Kriaa Date : 2019
Niveau : II2

Nom et prénom :………………………………………………………………………..

Documents :
Nbre page : 12
CIN : ……………………….………………………………………………………………….. Non autorisés
---------------------------------------------------------------------------------------------------------------------------------

a) Donner le RT physique de l’instruction sub3

1.5pts
Instruction RT Physique

sub3 rd, rs, rt, ru

b) En déduire le CPI =…………………………

c) Apporter les modifications nécessaires dans ce chemin pour supporter la nouvelle instruction. Ps : Ne 0.25
pas altérer le fonctionnement des autres instructions déjà vues en cours. Utilisez une autre couleur 1pt
pour montrer le passage dans le chemin de données ainsi que les modifications apportées).

Page 2 (8)
 Examen « Méthodologie de Conception des Processeurs »
Enseignants: : I. Ben Abdessalem, M. Ezzine, L. Latrach, L. Durée : 2H
Kriaa Date : 2019
Niveau : II2

Nom et prénom :………………………………………………………………………..

Documents :
Nbre page : 12
CIN : ……………………….………………………………………………………………….. Non autorisés
---------------------------------------------------------------------------------------------------------------------------------

1 pts

d) Faie la machine à états finis de MIPS pour l'instruction sub3 en indiquant pour chaque état les signaux de
contrôles ainsi que leurs valeurs.

e) L'instruction sub3 peut être utilisée à la place de deux sous-instructions dépendantes, ce qui réduit le
nombre d'instructions à exécuter. Voici deux programmes fonctionnellement équivalents ; le second
utilise l'instruction sub3.

Page 3 (8)
 Examen « Méthodologie de Conception des Processeurs »
Enseignants: : I. Ben Abdessalem, M. Ezzine, L. Latrach, L. Durée : 2H
Kriaa Date : 2019
Niveau : II2

Nom et prénom :………………………………………………………………………..

Documents :
Nbre page : 12
CIN : ……………………….………………………………………………………………….. Non autorisés
---------------------------------------------------------------------------------------------------------------------------------
Program 1 Program 2
lw $t0, 0($a0) lw $t0, 0($a0)
lw $t1, 4($a0) lw $t1, 4($a0)
lw $t2, 8($a0) lw $t2, 8($a0)
add $t3, $t2, $t1 sub3 $t3, $t2, $t1, $t0
sub $t3, $t0, $t3 sw $t3, 0($a1)
sw $t3, 0($a1)

En considérant le chemin de données et de contrôle que vous avez mis en œuvre dans les parties a et b, évaluer
la rapidité (ou lenteur) du programme 2 par rapport au programme 1 ?
Vous pouvez donner votre réponse sous forme de fraction.
………………………………………………………………………………………………………………………………………………………………………………
………………………………………………………………………………………………………………………………………………………………………………
………………………………………………………………………………………………………………………………………………………………………………
1
…………………………………………………………………………………………………………………………………………………………………………

2- Considérant maintenant l'extension de l'architecture MIPS avec l’instruction, jmem (rt), offset(rs)
# Memory[R[rs]+offset] = PC+4;
# PC = Memory[R[rt]]
L'instruction jmem ressemble à l’instruction de saut et de liaison (jal). le saut est effectué vers una adresse
cible chargée de la mémoire ayant pour adresse le contenu du registre rt. L’’adresse de retour est
sauvegardée dans la zone mémoire ayant pour adresse le contenu du registre rs additionné à la valeur
de « offset ». Le format de cette instruction est de type I. Vous pouvez supposer que R [rt] et (R [rs] + offset)
sont des adresses distinctes (sans chevauchement).
a) Donner le transfert de registre (RT-physique) relatif à cette instruction :

RT-physique :

1.5

jmem (rt), offset(rs)

b) En déduire le CPI = …………………………………….. 0.25

Page 4 (8)
 Examen « Méthodologie de Conception des Processeurs »
Enseignants: : I. Ben Abdessalem, M. Ezzine, L. Latrach, L. Durée : 2H
Kriaa Date : 2019
Niveau : II2

Nom et prénom :………………………………………………………………………..

Documents :
Nbre page : 12
CIN : ……………………….………………………………………………………………….. Non autorisés
---------------------------------------------------------------------------------------------------------------------------------
c) Apporter les modifications nécessaires dans ce chemin pour supporter la nouvelle instruction 1
Jmem (utilisez une autre couleur pour montrer le passage dans le chemin de données).

Page 5 (8)
 Examen « Méthodologie de Conception des Processeurs »
Enseignants: : I. Ben Abdessalem, M. Ezzine, L. Latrach, L. Durée : 2H
Kriaa Date : 2019
Niveau : II2

Nom et prénom :………………………………………………………………………..

Documents :
Nbre page : 12
CIN : ……………………….………………………………………………………………….. Non autorisés
---------------------------------------------------------------------------------------------------------------------------------
d/ faire le diagramme de machine à états finis de MIPS pour l'instruction jmem en indiquant pour 1
chaque état les signaux de contrôles ainsi que leurs valeurs.

3 Considérant maintenant l'extension de l'architecture MIPS avec l'instruction ci-

addim rs, imm M[rs] = M[rs] + imm;

a- Donner le RT-physique de cette instruction

Instruction RT Physique

1.5

addim rs, imm

b- En déduire le CPI : ………………………………………..

c- Soit le chemin de données multicycle ci-dessous, faire les modifications nécessaires pour prendre en
charge addim rs, imm .

0.25

Page 6 (8)
 Examen « Méthodologie de Conception des Processeurs »
Enseignants: : I. Ben Abdessalem, M. Ezzine, L. Latrach, L. Durée : 2H
Kriaa Date : 2019
Niveau : II2

Nom et prénom :………………………………………………………………………..

Documents :
Nbre page : 12
CIN : ……………………….………………………………………………………………….. Non autorisés
---------------------------------------------------------------------------------------------------------------------------------

d- Complétez ce diagramme de machine à états finis pour l'instruction addim rs, imm en
indiquant pour chaque état ajouté les valeurs des signaux de contrôle pour cette instruction

Page 7 (8)
 Examen « Méthodologie de Conception des Processeurs »
Enseignants: : I. Ben Abdessalem, M. Ezzine, L. Latrach, L. Durée : 2H
Kriaa Date : 2019
Niveau : II2

Nom et prénom :………………………………………………………………………..

Documents :
Nbre page : 12
CIN : ……………………….………………………………………………………………….. Non autorisés
---------------------------------------------------------------------------------------------------------------------------------
4- Sachant les temps de latences (durée nécessaire à l’exécution) des unités fonctionnelles suivantes, calculer le 0.25
temps minimal requis pour exécuter chacune des instructions.
Unité fonctionnelle Latence
Mémoire 4 ns
ALU 3 ns
Banc de registres 2 ns
Reg 1 ns
Mux 0.5 ns
En déduire le temps de cycle : ………………………………..

Page 8 (8)