Compte rendu de TP1

Mahamadou Oumarou Salifou

 A. OBJECTIFS :
Le but de ce TP est d’implémenter une architecture d’un additionneur 4 bits dans une carte FPGA avec affichage des
résultats dans des leds et des afficheurs 7 segments.
 Développer et simuler une description VHDL grâce aux logiciels Quartus et Modelsim
 Lire la documentation technique d’une carte FPGA et comprendre son fonctionnement.

Compte rendu de TP 2
 B. Cahier de charge
 Paramétrer l’outil Quartus, ensuite créer un projet et développer une description
 Grâce à ModelSim, proposer en simulant son fonctionnement, la description VHDL développer
sur Quartus
C. Matériels et logiciels nécessaires
- Microordinateur de type PC avec un système d'exploitation XP ou une version ultérieure.
- L’outil Quartus.
- Le simulateur ModelSim.

D. Manipulation 1 :
1. Un rapport sur la carte proposée
Nous disposons des 2 types de cartes DE1-SOC et DE0-CV. Nous allons voir comment
programmer la carte DE1-SOC, qui est la plus complexe sachant qu’elle est structurée autour
d’un SOC, qui comprend une partie FPGA et une partie HPS (HARD processeur system).

Les switches, les boutons, les LEDs et les afficheurs 7 segments sont reliés au FPGA

Compte rendu de TP 3
La simulation permet de vérifier la cohérence du schéma par rapport aux résultats attendus.

Compte rendu de TP 4
Affectation des sorties - Utilisation des LEDs- câblage

Pour affecter les entrées il faut

Compte rendu de TP 5
Compte rendu de TP 6
Vous sélectionnez la ligne.

Si vous coupez l’alimentation de la carte, le programme est perdu, il faut à nouveau le programmer. Si vous désirez
conserver le programme après une coupure de courant, il faudra programmer la mémoire série.
Alors à la mise sous tension le FPGA chargement votre programme.

Compte rendu de TP 7
 2. Le programme

Compte rendu de TP 8
 3. Un rapport d’implémentation

Compte rendu de TP 9
Compte rendu de TP 10
E. Manipulation 2 :
1. Un nouveau projet modelSim

Compte rendu de TP 11
 2. La simulation

Compte rendu de TP 12
 3. Rapport de simulation

Compte rendu de TP 13
 F. Conclusion

A la lumière de tout ce qui précède force est de constater que nous sommes arrivés à simuler le gradateur
monophasé à triac sous ISIS dans les normes de notre cahier de charge.
Nous avons aussi su créer manipuler le logiciel afin d'aboutir à nos objectifs.

Compte rendu de TP 14
Compte rendu de TP 15