Académique Documents
Professionnel Documents
Culture Documents
WWW Espace Etudiant Net 4 Examen en Stru
WWW Espace Etudiant Net 4 Examen en Stru
Exercice 1 : (3 points)
On dispose d’une machine où les nombres sont représentés sur 16 bits
définis comme suit:
SM Exposant Mantisse
15 14 10 9 0
Questions:
a) Représenter les nombres suivants sur la machine
N1 = (13,75)10
N2 = - (0,1875)10
Exercice 2 : ( 6 points)
Analyser les circuits suivants et dites quelle est leur fonction.
a.
A C
B D
b.
X0
X1
Y0 F
Y1
1
c.
A
X
B
Y
C Z
Si a ≤ b, la barrière A s’ouvre
Si a > b, la barrière B s’ouvre
Questions:
a/ Etablir la table de vérité de chacune des fonctions de sortie.
2
Correction de l’EMD1 de Structure Machine
Décembre 2002
Exercice 1 :
a.
b.
c.
Exercice 2:
A/
C = (A.B . A) . (A.B . B) = A.B . A + A.B . B = A . B + A . B = A + B
D=A.B
C = A + B = Somme de A et B
D = A . B = Retenue
F = 1 si X0 = Y0 et X1 = Y1
C/
X = A + B.C
Y = B + C
Z = C
A B C X Y Z
0 0 0 0 0 1
0 0 1 0 1 0
0 1 0 0 1 1
0 1 1 1 0 0
1 0 0 1 0 1
1 0 1 1 1 0
1 1 0 1 1 1
1 1 1 0 0 0
Exercice 3 :
A/
Entrées du système :
Pa = 1 s’il y a présence d’une voiture à la barrière A, 0 sinon
Pb = 1 s’il y a présence d’une voiture à la barrière B, 0 sinon
X = 0 si a+b ≤ 10 tonnes
X = 1 si a+b > 10 tonnes
Y = 0 si a ≤ b
Y = 1 si a > b
Sorties du système :
Pa Pb X Y A B
0 0 0 0 0 0
0 0 0 1 0 0
0 0 1 0 0 0
0 0 1 1 0 0
0 1 0 0 0 1
0 1 0 1 X X
0 1 1 0 0 0
0 1 1 1 X X
1 0 0 0 X X
1 0 0 1 X X
1 0 1 0 X X
1 0 1 1 0 0
1 1 0 0 1 1
1 1 0 1 1 1
1 1 1 0 1 0
1 1 1 1 0 1
B/
A = Pa . Pb . X . Y + Pa . Pb . X . Y + Pa . Pb . X . Y + Pa . Pb . X . Y
B = Pa . Pb . X . Y + Pa . Pb . X . Y + Pa . Pb . X . Y + Pa . Pb . X . Y
C/
Pa 0 0 0 0 Pa Pa 0 Pb 0 0 0 Pb Pb 0 Pb
Pb Pa
X MUX 8-1 X MUX 8-1
Y Y
A B
D/
XY 00 01 11 10
PaPb
00
01 X X
11 1 1 1
10 X X X
A = Pa . X + Pa . Y X
Y A
A = Pa . ( X + Y) Pa
A = Pa . ( X + Y) = Pa | (X|Y)
XY 00 01 11 10
PaPb
00
01 1 X X
11 1 1 1
10 X X X
B = Pb . X + Pb . Y
X
B = Pb . ( X + Y) Y B
Pb
B = Pb . ( X + Y) = Pb | (X|Y)
Institut National d’Informatique 19/03/2003
ère
EMD2 de Structure Machine 1 Année
Durée : 2 heures Documents non autorisés
Exercice 1 : (4 points)
On désire concevoir un compteur synchrone décrivant le cycle suivant :
(3, 4, 5, 6, 3) à l’aide de bascules D.
Questions:
a) Donner les équations des entrées Di simplifiées.
b) Représenter le cycle du compteur en tenant compte de tous les états y compris ceux
n’appartenant pas au cycle.
c) Réaliser ce compteur en utilisant un PAL séquentiel disposant de 4 entrées et de 4
sorties séquentielles.
Exercice 2 : ( 7 points)
Soit le circuit décrit par le schéma suivant :
‘1’
Pr
‘1’ D Q Sortie (S)
E CK H CK Compteur Mod 16 RAZ
Clr
Q3 Q2 Q1 Q0
H:
E:
S:
Q0:
Q1:
Q2 :
Q3 :
Clr :
1
Exercice 3 : (4 points)
On désire réaliser un circuit qui permet de diviser la fréquence d’une horloge par 1, 2 ou 4.
Le circuit est décrit par le chronogramme et la table de fonctionnement suivante:
Le circuit possède 3 signaux de commande en entrée :
HE : est une horloge de référence dont on souhaite diviser la fréquence.
C1, C0 : deux bits indiquant le facteur par lequel on désire diviser la fréquence de l’horloge HE.
C1 C0 Hs Fonction
HE
Diviseur de
fréquence HS 0 0 H0 Division par 1
C1
0 1 H1 Division par 2
C0
1 0 H2 Division par 4
H E:
H1:
H2:
Exercice 4 : (5 points)
On désire réaliser un circuit C qui reçoit 4 bits en série et fournit en sortie 4 bits en parallèle.
Pour cela, on utilise un registre à décalage de 4 bits avec une entrée série (ES) et une
commande de décalage (DEC). Les sorties parallèles du registre sont envoyées sur un bus à
travers des portes (buffers) à trois états. L’information n’est libérée sur le bus que lorsque le
registre est plein (après 4 décalages). Pour cela, on dispose d’une commande d’ouverture sur le
bus : OUV. Pour compter les décalages, on utilise un compteur de 3 bits à cycle incomplet.
RAZ RAZ H
Compteur Circuit C OUV
ES
A B C
RAZ
ES DEC
Q3 Q2 Q1 Q0
Vers le bus
La commande RAZ du circuit C est une commande asynchrone. Elle survient avant l’arrivée du
premier bit.
1. Déterminer le cycle que doit décrire le compteur pour contrôler les décalages.
2. Etablir les équations des commandes ‘DEC’ et ‘OUV’.
3. Donner le schéma du circuit en utilisant le compteur et le registre à décalage décrits ci-
dessus.
4. Donner le contenu du registre à décalage à chaque top d’horloge :
Période Action Q0 Q1 Q2 Q3
T0 RAZ
T1 ES = 0
T2 ES = 1
T3 ES = 0
T4 ES = 1
BON COURAGE
2
Institut National d'Informatique 15/06/2003
EMD 3 de Structure Machine 1ère Année
Durée : 2 heures Tous Documents interdits
PARTIE I
Exercice 1: ( 4 pts) ;
Soit une mémoire RAM de 4Kilo*4 représentée par le schéma suivant :
Questions :
a. Quel est le rôle des broches R/ W ( L/ E) et CS sur un circuit « Mémoire » ?
b. De combien de bits est constituée la donnée stockée dans cette mémoire ?
c. De quelle capacité est cette mémoire (en Kbits puis Koctes) ?
d. Comment sélectionne-t-on l’adresse d’une donnée ?
e. Quel doit être l’état du signal VMA (Valid Memory Access) et l’état des lignes A12 à
A15 pour sélectionner cette mémoire ?
f. Donner la plage d’adresse (en Hexadécimal) utilisée par cette mémoire.
Exercice 2: ( 4 pts)
a./ Faire l'étude et le schéma d'une mémoire de 4 méga x 16 bits organisée en deux (2) modules
entrelacés avec un degré d'entrelacement D = 2 ( l'entrelacement se fait à l'intérieur de chaque
module). Cette mémoire est réalisée à base de circuits de 1 méga x 8 bits.
b./ Déterminer le domaine (en Hexadécimal) des adresses pour chacun des modules. Justifier
votre réponse.
Bon Courage
TAB (X’100’) 1
2
3
4
RESULT 1 2 3 4
Bon Courage