Compte rendu tp5

Le convertisseur analogique numerique

Elaboree par :
nassim mohamed
Ikhlass zneidi
1 Module de conversion A/N :

1.1 Caractéristiques générales du module A/D :

Le convertisseur A/D convertit le signal analogique présent sur une de ses

8 entrées en son équivalent numérique, codé sur 10 bits.

Les pattes AN2 et AN3 peuvent être utilisées comme références de tension
ou comme entrées analogiques standard. Les tensions de référence haute
et basse peuvent être choisies par programmation parmi: VDD (broche
PA3) pour VREF+ et VSS (broche PA2) pour VREF- .On peut donc
numériser jusqu'à 8 signaux analogiques.

Pas tous en même temps, étant donné qu'il n'y a qu'un seul module de
conversion

pour 8 signaux d'entrées multiplexées. Mais si les signaux n'évoluent pas

trop vite (fréquence basse), la numérisation du signal se fait sur la patte
AN0, puis sur AN1...

Les paramètres importants dont il faudra tenir compte sont :

· La résolution du convertisseur. Ici 10 bits, donc meilleur qu'un

convertisseur 8 bits, mais moins précis qu'un 12 bits.

· Le temps de conversion.

· La rapidité d'évolution des signaux présents sur les entrées (leur

fréquence pour des signaux périodiques).

· Le nombre de signaux à numériser.

 Figure 1 : Schéma Interne du convertisseur analogique/numérique

Registres associés avec le module A/D

Nom Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 INTCO
N
GIE PEIE TOIE INT RBIE TOIF INTF RBIF PIR1
E
PSPIF ADIF RCIF TXIF SSPIF CCP 1IF TMR2I TMR1I PIE1
F F
PSPIE ADIE RCIE TXI SSPIE CCP 1IE TMR2I TMR1I ADRES
E E E H
MSB du ADRESL
résultat
du
module
A/D
LSB du ADCON0
résultat
du
module
A/D
ADSC1 ADSC CHS2 CHS CHS0 GO/DON x ADON ADCON
0 1 E 1
ADFM x x x PCFG PCFG2 PCFG PCFG PORTA
3 1 0
 x x Pins TRISA
D'Entré
es
Sorties
du
PORTA
Registre PORTE
de
Directio
n du
PORTA
x x x x x Pins TRISE
D'Entrées
Sorties du
PORTE
Registr
e de
Directio
n du
PORTE

Registre ADCON0 :

Au reset : ADCON0 = 00000000

ADSC1 ADSC0: Clock Select bits.

Ces 2 bits permettent de choisir la vitesse de conversion :

00= Fosc/2 - 01= Fosc/8 - 10= Fosc/32 - 11= Oscillateur RC interne. CHS2
CHS1 CHS0: Channel Select bits.

Ces 3 bits permettent de choisir l'entrée qui va être convertie.

Canal CHS2 CHS1 CHS0 PORT 0

0 0 0 RA0 1
0 0 1 RA1 2
0 1 0 RA2 3
0 1 1 RA3 4
1 0 0 RA5 5
 1 0 1 RE0 6
1 1 0 RE1 7

1 1 1 RE2

GO/DONE: 1 = Démarre la conversion A/D - 0 = La conversion A/D est

terminée. ADON : 1 = Convertisseur A/D en service - 0 = Convertisseur
A/D à l'arrêt.

y' Registre ADCON1:

Au reset : ADCON1 = 00000000

ADFM: A/D Result format.

1= Justifié à droite. ADRESH ne contient que les 2 MSB du résultat. Les 6

MSB de ce registre sont lus comme des "0".

0= Justifié à gauche. ADRESL ne contient que les 2 LSB du résultat. Les 6

LSB de ce registre sont lus comme des "0".

Figure I.14 : Schéma de justification de la donnée convertie

PCFG3 PCFG2 PCFG1 et PCFG0 : Bits de contrôle de la configuration des

Ports. Ces bits permettent de choisir le partage entre entrées analogiques
et digitales sur les PORTS A et E.
2/programmation de convertisseur A/N par PCW avec deux
methodes

Differents :
3/ manipulation avec proteus