T01 : les Registres à décalages

1/ capacité et modalités d`entrée et de sortie de

bits :
L`introduction ou l’extraction des données se fait :
-Entrée série-Sortie série :

-Entrée série-Sortie parallèle :

2/ Manipulations :
1/ registre (4 bits) à décalage droit à Entrée Série-Sortie Série
(bascules D) :
-Quand il est clair au repos, il ne donne aucun signal.
Clear =0
-Mais  lorsqu'il est actif et clk=0, le compteur conserve les sorties
précédentes.
2/Le fonctionnement du registre 74157 :
A = 0 chargement parallèle des données à l’interieur des
bascules .
A = 1 autorise le décalage à gauche.

Clk = 0 A=0 B=0

Clk = 1 A=0 B=0

Clk = 0 A=1 B=0

Clk = 1 A=1 B=1

3/Le fonctionnement du registre 4015 :

 Fig1: Brochage du CI 4015

4015 (Dual 4-bit static shift Reg)

This device contains two independent 4-bit static shift registers

n CP D MR Q0 Q1 Q2 Q3
1 P D1 L D1 X X X
2 P D2 L D2 D1 X X
3 P D3 L D3 D2 D1 X
4 P D4 L D4 D3 D2 D1
N X L no change
X X H L L L L
Fig2 : Table de vérité du 4015 

Fig3 : Montage
Explication :
Clk = 0 Da = 0
Clk = 0 Da = 1

Clk = 1 Da = 1 ; première 1
Clk = 1 Da = 1 ; deuxième 1

Clk = 1 Da = 1 ; troisième 1

Clk = 1 Da = 1 ; quatrième 1

Clk = 0 Da = 1
Parce que lorsque le signal d'horloge ne vient pas, il est en état de
repos ou éteint
Et lorsque le signal d'horloge arrive, il entre progressivement les
données tout en préservant les données précédentes

Le premier signal arrive, donc il entrée les premières données et

les conserve jusqu'à ce que le deuxième signal arrive et que vous
l'entriez et ainsi de suite jusqu'à ce que tous les signaux soient
complets
Comme le montre le dessin
 
Remarque 1:Dans ce dernier cas, la présence du signal horaire
n'a pas d'importance
Remarque 2 : CLR est utilisé pour effacer l'historique