Chapitre V : Les circuits séquentiels Circuits Numériques

Bascules Maitre-Esclave
Exemple: Bascule D synchrone

1. Bascule D synchrone commandée par front descendant

Maître Esclave

D CLK Qt+1
D Q
0 0
CLK Q
1 1
X 0 Qt Maintien Bascule D synchrone déclenchée par
Mémorisation front descendant
X 1 Qt Maintien
Mémorisation

1
 Chapitre V : Les circuits séquentiels Circuits Numériques

2. Bascule D synchrone commandée par front montant

Maître Esclave

D CLK Qt+1
D Q
0 0
CLK Q
1 1
X 0 Qt maintien
Bascule D synchrone déclenchée par
Mémorisation
front montant
X 1 Qt Maintien
Mémorisation

2
 Exemple 1 : On donne une bascule T commandée par le signal d’horloge H.
Compléter les chronogrammes ci-dessous : (la sortie est supposée initialement à l’état bas)
1. Q1 est la sortie de la bascule lorsqu’elle est active au niveau haut de H.
2. Q2 est la sortie de la bascule lorsqu’elle est active au front descendant de H.

 Exemple 2 : On donne une bascule synchrone JK déclenchée par front montant et

munie des entrées asynchrones CLR et PR. Compléter le chronogramme lié à cette
bascule. L’état initial est Q=1.

 Exemple 3 : On considère la bascule suivante :

Tracer la sortie Q en supposant qu’initialement Q est au niveau
haut (Q=1).
 Exemple 4 : On donne une bascule synchrone JK déclenchée par front descendant et
munie des entrées asynchrones CLR et PR. Compléter le chronogramme lié à cette
bascule. L’état initial est Q=0.
Exemple 1 : Le circuit suivant est réalisé à l’aide de bascules D munies des entrées de
verrouillage. Compléter le chronogramme ci-dessous en supposant initialement Q1= Q = 0.
Quel est le circuit séquentiel équivalent ?

Exemple 2 : Le circuit suivant représente une bascule maitre-esclave à bascule D :

Compléter le chronogramme suivant de Q1 et Q en supposant qu’initialement Q1 = Q = 0.

Quelle est la bascule équivalente à ce circuit ?
Exemple 3 : Compléter le chronogramme du circuit séquentiel suivant, réalisé avec des
bascules RS, et conclure. L’état initial est Q=Q’=0.
 Chapitre VI : REGISTRES
I- REGISTRES

Ce sont des circuits séquentiels destinés au stockage et transfert de données et

d’informations. Ils sont constitués par le groupement de plusieurs bascules de même type.
Un registre peut donc être considéré comme une mémoire temporaire si les
conditions de mémorisation sont réalisées.
Le transfert des données peut se faire en série ou en parallèle, dans ce dernier cas le
contenu du registre est transféré simultanément (d’une manière synchrone). Tandis que le
transfert en série se fait un seul bit à la fois.

I – 1 - Transfert série : Registre à décalage

Les bascules sont montées de telle sorte que l'état logique de la bascule de rang i se
transmet à la bascule de rang i-1 (décalage à droite), ou i+1, (décalage à gauche), à chaque
impulsion d'horloge.
A l’état initial le registre contient les bits : R4R3R2R1R0. On charge I0 et I1 dans le
registre. Les données sont transférées un bit à la fois.

I1 Io R4 R3 R2 R1 R0

Io R4 R3 R2 R1

I1 Io R4 R3 R2

Décalage à droite
À l’instant t+1 on a: I0R4R3R2R1
À l’instant t+2 on a: I1I0R4R3R2
R4 R3 R2 R1 R0 I1 I0

R3 R2 R1 R0 I1

R2 R1 R0 I1 I0

Décalage à gauche
A l’instant t+1 on a: R3R2R1R0I1
A l’instant t+2 on a: R2R1R0I1I0

1
Le circuit ci-dessous est celui d’un registre à décalage à droite dans lequel
l’information à stocker est introduite bit après bit par l’entrée série ES.
On désire charger le mot binaire N =a3a2a1 a0

S3 S2 S1 S0
ES
D3 Q3 D2 Q2 D1 Q1 D0 Q0
SS

Clr Clr Clr Clr

Clk

S3 S2 S1 S0
ES
D3 Q3 D2 Q2 D1 Q1 D0 Q0
SS

Clr Clr Clr Clr

Clk

S3 S2 S1 S0
ES
D3 Q3 D2 Q2 D1 Q1 D0 Q0
SS

Clr Clr Clr Clr

Clk

S3 S2 S1 S0
ES
D3 Q3 D2 Q2 D1 Q1 D0 Q0
SS

Clr Clr Clr Clr

Clk

2
Le tableau ci-dessous rassemble les séquences de chargement, via l’entrée série ES, d'un
registre à 4 bascules avec le mot binaire N = a3a2a1 a0
Il faut donc quatre impulsions d’horloge pour réaliser ce chargement.

Sorties S3 S2 S1 S0
Etat initial ► 0 0 0 0
a0 0 0 0
a1 a0 0 0
a2 a1 a0 0
a3 a2 a1 a0

I – 2 – Transfert parallèle : Registre à chargement parallèle

Un transfert du contenu du registre X(X1X2X3) dans le registre Y(Y1Y2Y3), tous les

bits sont transférés en même temps.

X1 X2 X3
D D D

Y1 Y2 Y3
D D D
D D CLK D
CLK CLK

X2 X3
X1 D D
D

Y1 Y2 Y3
D D D
CLK CLK CLK

3
 La figure ci-dessous représente un registre à décalage possédant des entrées parallèles E0,
E1 et E2, une entrée série ES et une sortie série SS.
La variable logique X permet de choisir le mode de chargement, ainsi :
 X = 1 valide l'entrée série et inhibe (désactive) les entrées parallèles.
 X = 0 valide les entrées parallèles et inhibe l'entrée série.

I – 3 - Registre à mémoire : C’est un registre à décalage muni d’une commande

extérieurepour inhiber l’entrée d’horloge.

I – 4 - Registre Universel
Dans un registre universel, on peut avoir les 4 possibilités de chargement et de lecture,
avec en outre la possibilité de décalage aussi bien à gauche qu'à droite.

Structure générale d’un registre universel :

Entrées parallèles

Entrée série Entrée série

(décalage à droite) (décalage à gauche)
REGISTRE
Entrées de
commande

Sortie série
Sorties parallèles

D’après ce schéma on peut classer les registres selon la méthode d’écriture (à l’entrée)
des données dans le registre et de lecture (sortie) de ces données :

- Ecriture parallèle / lecture parallèle (entrée parallèle / sortie parallèle)

- Ecriture série / lecture série (entrée série / sortie série)
- Ecriture parallèle / lecture série (entrée parallèle / sortie série)
- Ecriture série / lecture parallèle (entrée série / sortie parallèle)

I – 5 - Exemple de Registre

I – 5 – 1 - Registre à écriture parallèle/ lecture parallèle : la puce 74178

Ce registre possède :
- 4 entrées parallèles : A, B, C et D
- 4 sorties parallèles : Qa, Qb, Qc et Qd
- une entrée série Ds
- un signal d’horloge qui peut être considéré comme signal de commande.
- deux entrées de commande PE et SE.

5
6
SE PE CLK
Décalage vers la droite :
H X DsQA, QA, QB--QC

Chargement // :
L H AQA, BQB, CQC

X Maintien
L L

7
I – 5 – 2 - Registre à écriture parallèle / lecture série

8
Ce registre possède :

- 4 entrées parallèles : P0, P1, P2 et P3.

- une sortie série : Q3.
- une entrée série Ds.
- un signal d’horloge CP qui peut être considéré comme un signal de commande.
- une entrée de commande PL.

 PL = 0, l’horloge est inhibé, les entrées de forçage à 1 et à 0 peuvent s’activer et on fait

un chargement parallèle (transférer les données en entrées vers les sorties des bascules).
 PL = 1, les entrées asynchrones sont désactivées et on fait le décalage à droit.

9
Exemple 1 : Etudier le fonctionnement de ce registre en fonction de X

10
Exemple 2 : Analyser le registre suivant :

11
 Chapitre VII : Compteurs Circuits numériques

Chapitre VII : COMPTEURS

I – Compteurs

Ce sont des circuits séquentiels destinés à compter les impulsions transmises à

l’entrée. Ils sont formés par des bascules et des circuits combinatoires dont le rôle est d’établir
le mode de changement des états durant le processus de comptage. On peut définir un
compteur comme un registre particulier dont le contenu passe de la valeur n à la valeur n+1
après application d’une impulsion de progression. Il existe deux types de structures des
compteurs :

 Structure synchrone : toutes les bascules commutent en même temps à l’arrivée d’un
front déterminé du signal d’horloge. Le circuit combinatoire calcule les fonctions
agissant sur les entrées synchrones des bascules associées.

Circuit combinatoire

D Q D Q D Q

CLK CLK CLK

Signal
d’horloge

 Structure asynchrone : Il existe au moins une bascule qui ne commute pas en même
temps avec les autres. Son signal de déclenchement est différent des autres signaux
qui commandent les autres bascules. Les bascules ne s’activent plus en synchronisme
à l’arrivée du signal d’horloge.

Circuit combinatoire

D Q D Q D Q
Signal
CLK CLK CLK
d’horloge

I – 1 - Compteurs asynchrones

Compteur asynchrone Modulo-2N

Avec N bascules JK (J=K=1), on peut réaliser un compteur modulo 2N : la sortie de la

bascule déclenchée par le front descendant del’horloge externe représente le bit le moins
significatif. Chaque bascule est déclenchée par le front descendant de la sortie de la bascule
précédente.

1
 Chapitre VII : Compteurs Circuits numériques

Exemple : Compteur asynchrone modulo 8

Le circuit suivant représente un compteur modulo-8 réalisé à l’aide de bascules JK.

Toutes les entrés J et K sont au niveau haut « 1 » (J = K = 1).

QC QB QA

C J B J A J CLK
CLK CLK CLK
K K K

CLK

QA

QB

QC

2
3
1
4
0
5
7 6

Compteur asynchrone avec remise à zéro asynchrone

C’est un compteur modulo-p < 2N.

Dans ce cas on utilise les bornes asynchrones (Forçage à 0 ou à 1, CLR ou PR). Le
cycle est incomplet et on a des états transitoires.

Exemple : compteur modulo 6

Le circuit représente un compteur asynchrone modulo 6 (0, 1, 2, 3, 4, 5, 0…).

Le forçage à 0 se fait à l’état 6 grâce à la porte NAND. Lorsque QB = QC = 1, la sortie
de la porte NAND passe à 0 et active les entrées de forçage à 0.
L’état 6 est un état temporaire.
Les états 6 et 7 sont des états transitoires.

2
 Circuits numériques
Chapitre VII : Compteurs

QC QB QA

C J B J A J
CLK CLK CLK

CLR K CLR K CLR K

Impulsion d’horloge

Toutes les entrées J et K sont supposées à 1

CLK
QA

QB

QC

Décompteur asynchrone

Pour réaliser un décompteur modulo 2N, il suffit de déclencher chaque bascule par le
front descendant de la sortie complémentaire Q de la bascule précédente. Le front
descendant de l’horloge externe déclenche la bascule qui représente le bit le
moins significatif.

Exemple : décompteur modulo 8

Le circuit suivant représente un décompteur complet modulo 8 :

3
 Circuits numériques
Chapitre VII : Compteurs

QC J QB J QA J
CLK CLK CLK

QC K QB K QA K Impulsion d’horloge

Remarque
Le front montant de QA correspond au front descendant de QA et inversement.

CLK

QA

QB

QC

Remarque
On peut réaliser des décompteurs incomplets en utilisant les bornes de forçage à 0 et à 1.

Exemple : décompteur modulo 5

QC J QB J QA J
CLK CLK CLK

QC K QB K QA K