ESP/G.

Electrique Série d’exercices N°1 Cicruits combinatoires Page1/9

Exercice N°1:
1°)Compléter les tables de vérités relatives au circuit suivant:
S0 Z0
0 I0
I3 I1 MUX Z1 1 I1
I2 I0 S
I1 MUX Z
I0 S S1 S0 Z0 Z1 Z
I1 I1 MUX Z0 0 0 I0 I2
I0 I0 0 1
S 1 0
1 1

S0 S1
2°)Déduire la fonction réalisée par ce circuit:………………………………………..
Exercice N°2:
On donne le circuit ci-contre, utilisant le C.I74153 (Voir dossier technique).
Tracer les chronogrammes de A,B et S. 74153
A 0
CLK CLK Compteur B 1 G0
modulo4
t 3

1G
EN MUX
A 1C0
0
1C1
t 1C2
1 1Y
S
2
B 1C3 3
2G
t 2C0
+Vcc 2Y
S 2C1
2C2

t 2C3

ExerciceN°3:
On désire réaliser une fonction logique S à trois variables en utilisant
un multiplexeur8 vers1«74151» (Voir dossier technique)
Compléter la table de vérité et déduire l’équation logique
c b a S
Simplifiée de la sortie S: 0 0 0
0 0 1
S= ………………………………. 0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

Exercice N°4:
Proposer un schéma réalisant la fonction NAND à deux entrées
à l’aide d’un multiplexeur4 vers1deréférence74153
(Voir dossier technique)
b a S
 ESP/G.Electrique Série d’exercices N°1 Cicruits combinatoires Page6/9

Exercice N°5: G2A

On donne le circuit 74138 t
A
(Voir dossier technique). t
Tracer les chronogrammes B
t
des sorties Yi.
C
t
74138
Y0
t
DMUX
A (1) 0 0
(15)Y0 Y1

B (2) G0 1
(14)Y1
Y2 t
7
(3) 2 (13)Y2
C 2

+Vcc 3
(12)Y3 Y3 t
(11)Y4
 4
G1 (6)
5
(10)Y5 Y4 t
(4)
G2A
(5)
6 (9) Y6 Y5
G2B 7 (7) Y7 t
Y6
t
Y7
t

Exercice N°6:
On donne le circuit suivant:
1°) compléter la table de fonctionnement correspondant.

Entrées
Sortie active
A3 A2 A1 A0
0 0 0 0 Y0
2°) Déduire la fonction réalisée par ce circuit: 0 0 0 1
0 0 1 0
0 0 1 1
……………………………………….. 0 1 0 0
0 1 0 1
0 1 1 0
0 1 1 1
1 0 0 0
1 0 0 1
1 0 1 0
1 0 1 1
1 1 0 0
1 1 0 1
1 1 1 0
1 1 1 1
ESP/G.Electrique Série d’exercices N°1 Circuits combinatoires Page1/9

Exercice N° 7
Soit le montage suivant:
1°) Donner les équations des sorties S et R en fonction
des entrées a et b.
2°) Quelle est la fonction réalisée par ce circuit?

Exercice N°8:
Un additionneur complet est un dispositif disposant de 3 entrées (a, b et rin) et de 2sorties(S et rout).
S : somme ;rout: retenue sortante, rin: retenue entrante; a et b: 2 bits à additionner.
1°/Donner le logigramme de l’additionneur complet en utilisant 2 demi-additionneurs.
2°/ On désire additionner les deux nombres A=(14)10 et B=(11)10
2-1°/ Réaliser en binaire l’opération A +B
2-2°/ Compléter la structure série ci-dessous réalisant l’addition de A et B
…… 1 0

…. ….
… + +

Exercice N°9: ….. …..

Colorer les diodes allumées pour le circuit vsuivant :
Additionneurparallèle de4 bits

16 15 14 13 12 11 10 9
B4 S4 C4 C0 GND B1 A1 S1

7483
A4 S3 A3 B3 VDD S2 B2 A2
1 2 3 4 5 6 7 8

A=( ……………)2; B=( ……………)2;

Exercice N°10: S=( ………………)2

1°) Calculer A +B
Soit deux nombres :A=11001(2)et B =11110(2)
2°) Compléter les liaisons nécessaires pour réaliser l’opération précédente avec deux circuits intégrés 7483.
Colorier les LED allumées.
 ESP/G.Electrique Série d’exercices N°1 Cicruits combinatoires Page2/9

Exercice N°11:
Le circuit intégré 4560 est un additionneur BCD1 digit.
Colorer les diodes allumées pour le circuit suivant :

A=( ……………)BCD ; B=( ……………)BCD ;

S=( ……………………………………………)BCD

Exercice N°12: Addition BCD de trois digits

On veut additionner les deux nombres décimaux A et B tel que A=286 et B =973
Compléter sur le schéma suivant les 0, les 1et les liaisons manquantes.
U3
1 U2 U1
3
13 15 13 15 13
15 A1 S1 A1 S1 0 A1 S1 1
12 1 12 1 12
1 A2 S2 A2 S2 1 A2 S2 0
11 3 11 3 11
3 A3 S3 A3 S3 1 A3 S3 0
10 5 10 5 10
5 A4 S4 A4 S4 0 A4 S4 1
14 14
14 B1 B1 1 B1
2 2
2 B2 B2 1 B2
4 4
4 B3 B3 0 B3
6 6
6 B4 B4 0 B4
9 7 9 7 9
7 CI CO CI CO CI CO 0

4560 4560
4560

Exercice N°13-Etude d’un additionneur BCD :

On donne le schéma d’un additionneur BCD incomplet
Soit X une sortie logique qui occupera le niveau haut seulement quand la somme est supérieure à
1001
1°) donner l’équation de X. X =S4+…………………..
S4 S3 S2 S1 S0
10 0 1 0 1 0
11 0 1 0 1 1
12 0 1 1 0 0
13 0 1 1 0 1
14 0 1 1 1 0
15 0 1 1 1 1
16 1 0 0 0 0
17 1 0 0 0 1
18 1 0 0 1 0

2°) Compléter le schéma du montage

 ESP/G.Electrique Série d’exercices N°1 Cicruits combinatoires Page3/9

Exercice N°14
On veut réaliser un comparateur de deux nombres binaires N1(a1a0) et N2(b1b0) les sorties sont
S1, S2 et S3.La sortie S1 prend la valeurlogique1 si A=B.
La sortie S2 prend la valeur logique 1si A> B.
La sortie S3 prend la valeur logique 1si A< B.

1- Compléter la table de vérité 2- Déterminer les équations logiques de S1, S2 et S3

b1 b0 a1 a0 S1 S2 S 3 b1b0 00 01 11 10 S1=…………………………………
0 0 0 0 a1a0 ……………………………………
0 0 0 1 00 ……………………………………
0 0 1 0 01 ……………………………………
11 …………………………………
10 ……………………………………

b1b0 00 01 11 10 b1b0 00 01 11 10
a1a0 a1a0
00 00
01 01
11 11
10 10

S3=………………………..… S2=…………………………….

3°) En utilisant le circuit intégré7485 (voir dossier technique) réaliser les fonctions S1, S2 etS3
+5V
U1
10
A0
a0 12
A1
13
A2
a1 15
A3
9
B0
11
B1
S1 S2 S3
14
b0 1
B2
B3
2 7
A<B QA<B
b1 3
A=B QA=B
6
4 5
A>B QA>B
7485

0V
Fiche technique ducomparateur7485

Entrées des nombres Entrées cascadables Soties

A3,B3 A2,B2 A1,B1 A0,B0 A>B A<B A=B A>B A<B A=B
A3>B3 x x x x x x 1 0 0
A3<B3 x x x x x x 0 1 0
A3=B3 A2>B2 x x x x x 1 0 0
16 15 14 13 12 11 10 9
A3=B3 A2<B2 x x x x x 0 1 0
VDD A3 B2 A2 A1 B1 A0 B0
A3=B3 A2=B2 A1>B1 x x x x 1 0 0
A3=B3 A2=B2 A1<B1 x x x x 0 1 0
A3=B3 A2=B2 A1=B1 A0>B0 x x x 1 0 0 7485
B3 A<B A=B A>B A>B A=B A<BGND
A3=B3 A2=B2 A1=B1 A0<B0 x x x 0 1 0
A3=B3 A2=B2 A1=B1 A0=B0 1 0 0 1 0 0
1 2 3 4 5 6 7 8
A3=B3 A2=B2 A1=B1 A0=B0 0 1 0 0 1 0
A3=B3 A2=B2 A1=B1 A0=B0 0 0 1 0 0 1
A3=B3 A2=B2 A1=B1 A0=B0 x x 1 0 0 1 Entrées de mise Sorties
A3=B3 A2=B2 A1=B1 A0=B0 1 1 0 0 0 0 en cascade
A3=B3 A2=B2 A1=B1 A0=B0 0 0 0 1 1 0
 ESP/G.Electrique Série d’exercices N°1 Cicruits combinatoires Page4/9

Exercice N°15:
fin de comparer deux mots binaires de 4 bits,on utilise le circuit 7485; à partir du document technique (Voir
dossier technique) compléter le tableau suivant:
Entrées sorties
A B cascadables
A<B A=B A>B A<B A=B A>B
1100 0111 0 1 0
1100 1111 0 0 0
1100 1100 0 1 0
1100 1100 0 0 0
1100 0100 1 0 0
1101 1101 1 0 0
Exercice N°16:
1°) Soit le logigramme d'une fonction logique F qui dépend de deux nombres A et B tel que:

A =A3A2A1A0 et B= B3B2B1B0
A0
U1:A
0
B0
1

2
3 a) Etablir l'équation de F.
U2:A
0 4077 1
3
A1 2
U1:B
0 5

B1 6
4
4081

U2:C
b) Quand F est égale à1?
8
F
0 4077 10
R1
9
A2 LED-YELLOW
220
U1:C 4081
0 8
10
B2 9
U2:B
0 4077 5
4
A3 6
U1:D
0 12 4081
11
B3 13

0 4077

2°) En se référant aux fiches techniques «voir page suivante» réaliser la fonction F en utilisant le circuit
intégré qui convient (indiquer la référence du circuit).
A0
0
B0
0
A1
0
B1
0
A2
0 16 15 14 13 12 11 10 9 F
B2

0
…......
A3
0
B3
1 2 3 4 5 6 7 8
0

+5V

0V
 ESP/G.Electrique Série d’exercices N°1 Cicruits combinatoires Page5/9

Exercice N°17: Comparateur 1bit :

C'est un circuit combinatoire qui permet de comparer entre deux nombres binaires A et B.
Il possède2 entrées :A et B.
fi
Il possède3 sorties:
A
- fe: égalité( A=B) Comparateur fe
- fi: inférieur (A<B) B 1bit fs
- fs: supérieur ( A>B)
Comparateur 2 bits avec des comparateurs 1bit :

Réaliser un comparateur 2 bitsenutilisant2comparateurs1bits,3 portes ET à 2 entrées et 2 portes OU à 2

entrées.
fi2
A2 fs
Comparateur fe2
B2 1bit fs2
fe

fi1
A1
fe1 fi
Comparateur
B1 1bit fs1

Exercice N°18:

On désire concevoir une variable de sortie X qui satisfait les conditions suivantes:
X =1si 7 <A≤ 14 , si non X=0 A étant un nombre binaire [A=a3a2a1a0]
 Fournir une solution en utilisant les circuits 7485[comparateur 4 bits],7432 et 7408
a3 a2 a1 a0
0V+5V 0V +5V
14
11

15
13
12
10

14
11

15
13
12
10
4
3
2
1

4
3
2
1

9
7485

U1

7485

U1
A>B
A=B
A<B
B3
B2
B1
B0
A3
A2
A1
A0

A>B
A=B
A<B
B3
B2
B1
B0
A3
A2
A1
A0
QA>B
QA=B
QA<B

QA>B
QA=B
QA<B
5
6
7

5
6
7

X
 ESP/G.Electrique Série d’exercices N°1 Cicruits combinatoires Page8/9

Exercice N°19:
En se référant à la fiche technique du circuit intégré 74LS181« voir ci-dessous»
1- Compléter le tableau suivant:

Entrée de
A B Opération F
sélection M Cn
A3A2A1A0 B3B2B1B0 réalisée F3F2F1F0
S3S2 S1 S0
1000 0 1 1101 1100 F =A+AetB 1001
0001 1 X 1101 1001
0101 1 X 1001 0110
0110 1 X 1001 0101
1101 0 1 0101 1001
0111 0 1 1101 1011
0100 1 X 0101 1001
1011 1 X 1100 1001
1111 0 0 1100 1001 F=A 1100

2–Si (S3S2S1S0)=(1001); et M=1 écrire l’équation de F0 en fonction de A0 et B0 avec des opérateurs

NAND à deux entrées.

Fiche technique du circuit 74LS181

Données activées au niveau haut

Sélection
M=1 M=0(Opération arithmétique)
S3 S2 S1 S0 Opération logique Cn= 1 Cn= 0
0 0 0 0 F=nonA F=A F=A +1 U1
2 9
A0 F0
0 0 0 1 F=non(Aou B) F=A ouB F=(Aou B)+ 1 23
A1 F1
10
21 11
A2 F2
0 0 1 0 F=(nonA) etB F=A ou(nonB) F=(Aou(nonB))+1 19
A3 F3
13

0 0 1 1 F=0 F=-1 F=0 1

B0 A=B
14
22 16
B1 CN+4
0 1 0 0 F=non(Aet B) F=A +(Aet(nonB)) F=A +(Aet(nonB))+ 1 20
B2 G
17
18 15
B3 P
0 1 0 1 F=nonB F=(Aou B)+ (Aet(nonB)) F=(Aou B)+ (Aet(nonB))+1
7
CN
0 1 1 0 F=A xorB F=A-B-1 F=A-B
6
S0
0 1 1 1 F=A et(nonB) F=(Aet(nonB)) -1 F=A et(nonB) 5
S1
4
S2
1 0 0 0 F=(nonA) ouB F=A +(Aet B) F=(A+(Aet B))+1 3
S3
8
M
1 0 0 1 F=non(AxorB) F=A +B F=A +B +1
74LS181
1 0 1 0 F=B F=(Aou(nonB))+(AetB) F=A ou(nonB) +(AetB) +1
1 0 1 1 F=A etB F=(Aet B) -1 F=A etB
1 1 0 0 F=1 F=A +A F=A +A +1
1 1 0 1 F=A ou(nonB) F=(Aou B)+ A F=(Aou B)+ A +1
1 1 1 0 F=A ouB F =(Aou(nonB))+A F=(Aou(nonB))+A+1
1 1 1 1 F=A F=A-1 F=A
 ESP/G.Electrique Série d’exercices N°1 Cicruits combinatoires Page7/9
Dossier technique
MULTIPLEXEUR INTÉGRÉ À 4 VOIES :LE 74153
74153
A 0 B A
0
B 1 G 3

1G EN MUX
1C0
0
1C1
1 1Y
1C2
2
1C3 3
2G
2C0
2C1 2Y
2C2
2C3

MULTIPLEXEUR INTÉGRÉ À8 VOIES :LE74151

74151 Entrées Sorties
MUX SELECT. STROBE
G(7) Y W
EN C B A G
A (11)
0 X X X H L H
B(10) G0
C(9) 2
7 L L L L D0 D0
D0 (4) (5)Y
L L H L D1 D1
D1 (3)
(6) W
L H L L D2 D2
D2 (2)
L H H L D3 D3
D3 (1)
D4 (15) H L L L D4 D4
D5 (14) H L H L D5 D5
D6 (13)
H H L L D6 D6
D7 (12)
H H H L D7 D7
DEMULTIPLEXEUR INTÉGRÉ 1 vers4: LE 74139
74139 Tableau defonctionnement

DMUX (4) 1Y0 Entrées

1A (2) 0 SORTIES
0
G 0 (5) 1Y1 Valid. SELECT.
1B (3) 3 1
1
2
(6) 1Y2 G B A Y0 Y1 Y2 Y3
(1)
1G (7) 1Y3 H X X H H H H
3

(12) 2Y0
L L L L H H H
2A (14) L L H H L H H
(11) 2Y1
2B (13) (10) 2Y2 L H L H H L H
(15)
2G (8) 2Y3 L H H H H H L

DEMULTIPLEXEUR INTÉGRÉ 1 vers8: LE 74138

Tableau defonctionnement
Entrées
Sorties
74138 Valid. SELECT.
G1 G2A G2B C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
DMUX
A (1) (15)Y0 X H X X X X H H H H H H H H
0 0
B (2) G0 (14) Y1 X X H X X X H H H H H H H H
7 1
(3) 2 (13) Y2 L X X X X X H H H H H H H H
C 2
(12) H L L L L L L H H H H H H H
3 Y3
(11) Y4 H L L L L H H L H H H H H H
 4
H L L L H L H H L H H H H H
G1 (6) 5
(10)
Y5
(4) (9) H L L L H H H H H L H H H H
G2A 6 Y6
(5) (7) H L L H L L H H H H L H H H
G2B 7 Y7
H L L H L H H H H H H L H H
H L L H H L H H H H H H L H
H L L H H H H H H H H H H L