Électronique Numérique

Chapitre 5
Technologie interne des familles logiques
Histoire
DL - RTL - DTL - TTL (et
( t évolutions)
é l ti )
ECL et I2L (pour infos)
PMOS - NMOS - CMOS (et évolutions)

1
 Histoire (1)

ƒ 1906 : Tube à vide ou lampe (triode)

ƒ 1912 : RS à tubes
t b
ƒ 1928 : FET (théorie)
ƒ 1932 : Compteur
C t à tubes
t b
(premier calculateur électronique)
ƒ 1935 : Principes
Pi i des
d portest logiques
l i
ƒ 1948 : Transistor à pointe
ƒ 1951 : JFET
ƒ 1957 : Premier circuit intégré (Texas)

2
 Hi i (2)
Histoire

ƒ 1950-1961 : DL / RTL (composants discrets )

ƒ 1961 1970 : RTL intégré
1961-1970 i é é
ƒ 1962 : ECL (1968 MECL III)
ƒ 1962 : MTTL/9000/TTL (texas)
( )
ƒ 1963 : CMOS labo (10um)
ƒ 1967 : PMOS - NMOS puis i CMOS
ƒ 1971 : Processeur (4004 d ’INTEL en TBIP)
ƒ 1971 : I2L
ƒ 1987 : BiCMOS

3
Densité d’ intégration

4
 Logique
g q bipolaire
p

ƒ LLogique
i à diodes
di d : LD
ƒ Logique à résistances et transistor : RTL
ƒ Logique à diodes et transistor : DTL
ƒ Logique à transistor et transistor : TTL
ƒ Logique à couplage par émetteur : ECL
ƒ Conclusions

5
La naissance : Diode-Logic

Inconvénients :
Dégradation des niveaux
(diviseur potentiométrique)
Pas d ’inverseur

6
 L’ inverseur : RTL
Vout
+5v
K -B.Rc/Rb
B Rc/Rb

Vout Vi
Vin
Vin Uj Vk

Avantages : Régénération des

niveaux,GOC
Inconvénient : Intégration des R

Premier circuit intégré RTL (61)

7
 RTL : limitations

Vout Si on charge l ’inverseur TBIP

Vin par un OU
alors dégradation des niveaux

O n ’utilise
On ’ tili que l ’entrée
’ t é ET
K

Vout
Vin
Entrée ET / Sortie INV = NAND
8
Amélioration de l’entrée : DTL

Entrée à diode (ET)

Sortie à transistor
(INV)

IInsertion
ti d ’une
’ diode
di d pour
décaler la fonction de transfert

Problème
P blè du
d blocage
bl du
d
Tbip
9
 L’intégration : TTL (série N)

Transistor multi-émetteur remplace les diodes

10
 TTL : Circuit classique

Ajout d ’un étage de sortie : totem pole

11
 TTL : États logiques

Sortie LO Sortie HI
État bas É
État haut
12
TTL : Sortance à l ’état haut

13
TTL : Sortance à l ’état bas

14
TTL : Temps
p de propagation
p p g

15
 TTL : fonctionnement résumé

Sortie Totem pole

Si le driver de « 1 » n ’existe
existe pas :
on parle de sortie COLLECTEUR-OUVERT (OC)
Permet de faire des ET câblés (Wired OR, OU fantôme)

16
TTL: caractéristique
q de transfert
niveaux /marges de bruit

17
 TTL : Sorties spéciales (1)
TTL : collecteur ouvert « open collector »

18
 TTL : collecteur ouvert : fonctions câblées

ET Câblé OU Fantôme

Le VCC utilisé peut être différent de celui des portes

19
TTL : collecteur ouvert : applications
Ligne d’ interruption

20
TTL : collecteur ouvert : applications
Interface vers une tension plus élevée

VAL peut être > Vcc

Rpu > VAL /(IOL-IIL)

21
TTL collecteur ouvert : calcul du pull-up
sortie à l ’état
état haut

22
TTL collecteur ouvert : calcul du pull-up
sortie à l ’état
état bas

23
TTL : Sorties spéciales (2)
TTL : sortie 3 états « tri-state »

24
TTL : utilité du Tri-state

25
 Évolution de la TTL

TTL : variantes Schottkyy Bloqué/Saturé (TTL

standard)
Transistor Schottky
L : Low power

H : High
g speed

Tbip dopé or = β Ý
Darlington
Diode protection entrées

Bloqué/Conducteur (S/LS/ALS/AS ou F)
Transistor à clamping de Schottky
(jonction métal-SC : pas saturable, seuil bas)
26
Évolution de la TTL : la LS

Low-power
Low power Schottky

27
TTL : Performances
tableau comparatif

28
NB: Facteur de mérite

29
 TTL : tableau comparatif des sortances

Unité : charge TTL soit 40 uA (entrée H) et 1.6mA (entrée L)

30
TTL : conclusions

31
 Marquage des circuits TTL

MM 74 ALS 4543 J
Constructeur Info supplémentaire
TEXAS = SN (boîtier, variante,
…)
Code
C d température
t é t Code fonction
74 : civil 0/70°C
54 : militaire -50/125°C
Sous-Famille

TTL : Sous familles disponibles (74xx) True TTL

74L......................Low power
74S......................Schottky
74H......................High
g speed
p
74LS....................Low power - Schottky
74AS...................Advanced - Schottky
74ALS.................Advanced - Low ppower - Schottkyy
74F(AST).............Fast - (Advanced - Schottky) - Fairchild
32
 Une autre approche (62): ECL
Emitter coupled Logic

Principe

Aiguillage de courant

Conducteur/bloqué
C d t /bl é (consomme)
( ) - Très
T è peu d
de dynamique
d i
Intérêt historique - TRES RAPIDE (qq GHz)
33
 Famille logique ECL
• Circuit de base :
Charge
extérieure

S2
VA

S1
Emetteu
VB
Entrées rs
suiveurs

Amplificateur
différentiel

• Caractéristique
C té i ti de
d transfert
t f t S = f( Vin) , ( ici VA= VB)

S1= VA+ VB S2= VA+VB

34
ECL : Propriétés

35
 ECL : Sous familles disponibles

ECL Device Families

MECL I.................8nS*
MECL II
II................2nS
2nS*
MECL III...............(16XX) 1nS* .......* = Rise & Fall Times
101xx................... 100 series 10K ECL, 3.5nS*
102xx
102xx.....................200
200 series 10K ECL
ECL, 2
2.5nS*
5nS*
108xx.....................800 series 10K ECL, voltage compensated, 3.5nS*
10Hxxx..................10K - High speed, voltage compensated, 1.8nS*
10E
10Exxx..................10K
10K - ECLinPS,
ECLi PS voltage
lt compensated,
t d 800pS*
800 S*
10EPxxx................10K - ECLinPS Plus, voltage compensated, 160pS*
10ELxxx................10K - ECLinPS Lite, Single gate, volt.compens., 275pS*
100xxx...................100K, temperature compensated
100Hxxx................100K - High speed, temperature compensated
100Exxx.................100K - ECLinPS,, temp,p, voltage
g comp.,
p , 800pS*
p

36
 Une approche récente (71): I2L

1 transistor
t i t multi-c
lti par porte
t
(+1 transistor injecteur par
groupe)
Logique des sorties
Si in est en l’air out est à la masse
Si in est à la masse out est en l’air Out est à la masse si les deux
= inverseur in sont à la masse = OU
37
 Famille logique MOS
Introduction

ƒ Logiques actuelles
ƒbasée sur le transistor MOSFET
ƒexistent depuis 1962
ƒdominantes depuis 80 en LSI et VLSI
dominantes depuis 90 en en logique rapide
ƒdominantes
ƒ Intérêt
ƒfabrication aisée
ƒfacteur de mérite
é é
élevéé

38
 Comparaison Bipolaire / MOS

Simplification du processus (9 au lieu de 25 étapes)

P f
Performance lié
liée à un paramètre
è géométrique
é é i
Consommation statique très faible

Bipolaire MOS (canal P)

Grande fragilité électrostatique
Phénomène du latch-up (thyristor parasite)
Convaincre les électroniciens

39
 Rappel(1) : Fonctionnement d ’un MOSFET
canal N à enrichissement

Oxyde de Silicium VGS

(isolant)

Grille (plaque
é
métallique)
Drain
Source

Fonctionnement
normale correspond à :
ƒ VGS> positive
ƒ VDS > positive
ƒ Source à la masse
Silicium Type P Silicium
Substrat Type N

VDS
40
 Rappel (2): Fonctionnement d ’un MOSFET
canal N à enrichissement
D

VDS = VDD
G = 5V
VDD = 5V Transistor Bloqué
Résistance • VGS = 0V S

D D
G
G
VDS
D
S
VGS
S G VDS = 0V
Transistor saturé

ƒ VGS > 0V
(VGS = 5V) S

41
 VDD
NMOS : caractéristiques RD Inverseur MOS :
ID = f(VDS) à VGS constante NMOS + RD
D
Comparaison avec TBIP G Vo nécessité d ’une résistance
élevée
IC = f(VCE) à IB constant S
Vi
NMOS
TBIP

VDD/RD

VDD

42
Inverseur : NMOS + R (MOS) non linéaire

ID

VDS2
43
 NMOS vs TTL

NAND NMOS NAND TTL MOR NMOS

44
 Ci it CMOS de
Circuits d base
b

ƒ Inverseur CMOS
ƒ Portes CMOS de base
ƒ Protection des entrées, impédance d ’entrée, sortance statique
ƒ Caractéristique de transfert, marges de bruit
ƒ Consommation aux transition,
transition en fonction de fréquence
ƒ Variation du temps de propagation en fonction de la charge,
ƒ tension d ’alimentation
ƒ N ti
Notices d ’utilisation
’ tili ti

45
 Inverseur CMOS (1) : Complementary MOS

(Input : VGS< 0)

PMOS NMOS
Cohabitation
C h b NMOS/PMOS
OS/ OS
Logique des interrupteurs Structure dangereuse : risque de
Caractéristique de transfert symétrique latch-up
P d
Pas de consommation
ti statique
t ti Thyristor parasite
Longueur de canal techno moderne 0.18um
n p
p
p p
n
46
n
Portes CMOS de base (1)

47
Exercice : Analyser le fonctionnement et trouver la fonction logique
réalisée par chaque circuit.
circuit

Circuit 1 Circuit 2

48
Caractéristique de transfert de l’ inverseur CMOS
ƒ Caractéristiques de transferts
CMOS et TTL

CMOS

TTL

49
Marges de bruit statique
variation
i ti avec VDD

50
Consommation en fonction de fréquence

51
 MOS + BIP(87): BiCMOS
Très performant / Très compliqué /Très cher

Très complexe à fabriquer

Avantages : TMOS (entrée HiZ) et TBIP (courant de sortie)
52
CMOS série 4000B: valeurs limites absolues

53
CMOS série 4000B: Caractéristiques électriques (DC)

54
55
56
CMOS série 4000B: Caractéristiques électriques (AC)

57
 Sous familles CMOS disponibles (1)

4000.................True CMOS (non-TTL levels)

74C......................CMOS.......check
74C CMOS check Vcc level
74HC (U).............High speed - CMOS (Unbuffered output)
74HCT.................High speed - CMOS - TTL inputs
74AHC
74AHC.................Advanced
Advanced - High speed - CMOS
74AHCT..............Advanced - High speed - CMOS - TTL inputs
74FCT (-A,T,AT).Fast - CMOS - TTL inputs (speed variations)
74AC
74AC....................Advanced
Ad d - CMOS
74ACT.................Advanced - CMOS - TTL inputs
74FACT................AC, ACT (Q) series
74ACQ.................Advanced - CMOS - Quiet outputs
74ACTQ...............Advanced - CMOS - TTL inputs - Quiet outputs

58
 Sous familles CMOS disponibles (2)

BUS DRIVER

74ABT.................Advanced - BiCMOS - Technology gy

74ABTE...............ABT - Enhanced Transceiver Logic
74ABTH..............Advanced - BiCMOS - Technology - bus Hold
74BCT.................BiCMOS - TTL inputs
74BTL.................Backplane - Transceiver - Logic (BiCMOS)
74CBT.................Bus Switch
74CBTK
74CBTK..............CBT
CBT - Active Clamp
74FB....................Futurebus+
74GTL.................Gunning - Transceiver - Logic
74GTLP
74GTLP...............GTL
GTL - Plus

59
 Sous familles CMOS disponibles (3)

Low Voltage Families

74ALB.................Advanced
74ALB Advanced - Low Voltage - BiCMOS
74LV (U)..............Low - Voltage (Unbuffered output) (CMOS)
74LVC (R) (U).....LV - CMOS (damping Resistor)(Unbuffered output)
74LVCH
74LVCH...........…LowL - Voltage
V l - CMOS - bus
b Hold
H ld
74ALVC...............Advanced - Low - Voltage - CMOS
74LVT (R) (U)..…LV-TTL (damp. Resistor(Unbuff. output) (BiCMOS)
74LVTZ................Low - Voltage - TTL - High Impedance power-up
74ALVC (R).........ALV - CMOS (bus Hold) (damping Resistor)
74ALVCH.............Advanced - Low - Voltage g - CMOS - bus Hold
74LCX..................LV - CMOS (operates with 3v and 5v supplies)
74VCX..................LV - CMOS (operates with 1.8v and 3.6v supplies
74CBTLV
74CBTLV.............CBT
CBT - Low Voltage

60