Circuits numériques CMOS de base

L’inverseur CMOS

L’inverseur CMOS
Modèle numérique

VDD

Rp
Coxp Coxp

Vout
In Out

Coxn Coxn
Rn

Cin = Cinn + Cinp = Coxn + Coxp Cout = Coutn + Coutp = Coxn + Coxp
L
Rn = KPN Wn VDD = Rn0 Ln
W
Rp = KPP Wp VDD = Rp0 Wp
2 Ln
2
(VDD −VT N ) n
2 Lp
(VDD −|VT P |)2 p

194
Slaviša Jovanović • M1-EEA • Introduction à la microélectronique • 10 octobre 2022
Circuits numériques CMOS de base
L’inverseur CMOS

L’inverseur CMOS
Temps de propagation intrinsèque et extrinsèque

Temps de propagation intrinsèque

tpLH = 0.7 · Rp COU T tpHL = 0.7 · Rn COU T

Temps de propagation pour un inverseur chargé de CL

tpLH = 0.7 · Rp (COU T + CL ) tpHL = 0.7 · Rn (COU T + CL )
Vin Vout

VDD

tpLH
tpHL

0 t
 Chronogrammes simulés avec SPICE
 Dépassement au niveau des transitions
B capacités Cgd
195
Slaviša Jovanović • M1-EEA • Introduction à la microélectronique • 10 octobre 2022
Circuits numériques CMOS de base
L’inverseur CMOS

L’inverseur CMOS
Comportement dynamique

Comportement dynamique : cas de 2 inverseurs en cascade

B Le temps de propagation est dû au chargement/déchargement des
capacités connectées à l’inverseur
B Simplification par une charge totale Ctot entre la sortie et la masse

VDD VDD

CGSp

Vout
Vin

CL CL
CGSn

196
Slaviša Jovanović • M1-EEA • Introduction à la microélectronique • 10 octobre 2022
Circuits numériques CMOS de base
L’inverseur CMOS

L’inverseur CMOS
Calcul de temps de propagation

Oscillateur en anneau (Ring oscillator )

B un nombre impair d’inverseurs

1
fosc = n(tpLH +tpHL )
Cout Cin
z }| { z }| { (61)
Ctot = Coxp + Coxn + Coxp + Coxn = Coxp + Coxn
tpLH + tpHL = 0.7 · (Rn + Rp ) · Ctot
197
Slaviša Jovanović • M1-EEA • Introduction à la microélectronique • 10 octobre 2022
 Circuits numériques CMOS de base
L’inverseur CMOS

L’inverseur CMOS
Fan out et consommation
 Fan out de l’inverseur CMOS :
Le courant d’entrée des transistors MOS étant nul, le fan out est estimé
comme suit :
P
F = Nbre de portes à la sortie ( CL ) permettant d’avoir un temps de
propagation acceptable
 Consommation :
Pmoy = Pstatique + Pdynamique
VDD | {z } | {z }
≈0 chargement/déchargement des C

T
" #
T
Pmoy = T1 R T V I dt = 1 − R 2 C V dV dt + R T C V dV dt
0 C T 0 L dt T L dt
Vout " Z #2
0 C V2
Z V
1 DD
Vin Pmoy = − CL V dV + CL V dV = L TDD
T VDD 0

CL
| {z }
V 2
Pmoy = f CL VDD
IC
CL - Capacité de charge + capacité de sortie intrinsèque

198
Slaviša Jovanović • M1-EEA • Introduction à la microélectronique • 10 octobre 2022
 Circuits numériques CMOS de base
Cellules combinatoires de base

Sommaire

5 Circuits numériques CMOS de base

Modèle numérique du transistor MOS
Différentes caractéristiques de portes logiques
L’inverseur CMOS
Cellules combinatoires de base
Logique séquentielle
Exemples

198
Slaviša Jovanović • M1-EEA • Introduction à la microélectronique • 10 octobre 2022
Circuits numériques CMOS de base
Cellules combinatoires de base

Classification des circuits logiques

In Out
Logique Logique
In Out
combinatoire séquentielle

 Logique combinatoire, OU Tt = F (INt )

 Logique séquentielle, OU Tt = F (INt , OU Tt−1 )

199
Slaviša Jovanović • M1-EEA • Introduction à la microélectronique • 10 octobre 2022
 Circuits numériques CMOS de base
Cellules combinatoires de base

La porte NAND
Symbole, table de vérité et schéma

 La porte NAND
VDD
A
S
B
PA PB

VA VB PA PB NA NB VS
VB NB
0 0 on on off off VDD

0 VDD on off off on VDD

VA NA
VDD 0 off on on off VDD

VDD VDD off off on on 0

200
Slaviša Jovanović • M1-EEA • Introduction à la microélectronique • 10 octobre 2022
Circuits numériques CMOS de base
Cellules combinatoires de base

La porte NAND
Le modèle RC VDD
VDD
RP RP
A B
M3 M4
A B
F
F RN
CL
A M2 A

RN
M1 Cint
B
B

 A = B = 0 ⇒ delay = 0.69 · RP · CL
2
 A = B = 1 ⇒ delay = 0.69 · 2 · RN · CL
→ dimensionner le bloc N comme un NMOS d’un inverseur
201
Slaviša Jovanović • M1-EEA • Introduction à la microélectronique • 10 octobre 2022