3EE200

Techniques et dispositifs pour l'électronique

analogique et numérique

Chapitre n° 5 :
Fonctions Numériques à Transistors

1
 Le Circuit Numérique Parfait

• Alimentation unique VDD/VSS

• Consommation minime
• Niveaux de sortie VDD/VSS
• Transition à (VDD+VSS)/2
• Pas de délais
• Nombre d'entrées et de sorties illimité
• Impédance d'entrée infinie
• Impédance de sortie nulle

Mais en électronique, rien n'est parfait ...

2
 Technologies TTL et CMOS

• Deux technologies historiques

– TTL Transistors Bipolaires
– CMOS Transistors MOS

Inverseur logique

TTL CMOS
3
 Technologie TTL

• Avantages
– Vitesse de commutation
– Immunité aux parasites bonnes (découplage de l'alim)
– Entrées en l'air à 1

• Inconvénients
– Alimentation fixe
– Consommation statique

4
 Technologie CMOS

• Avantages:
– Simplicité
– Densité d’intégration élevée
– Consommation statique faible
– Alimentation variable

• Inconvénients:
– Rapidité
– Fragilité (décharges statiques)

5
 Caractéristiques des CI Numériques

• Niveaux de tension

6
 Caractéristiques des CI Numériques

• Marge de bruit

VDD VDD
VDD VOHmin VIHmin VDD
MH

ML
VSS VOLmax VILmax VSS
VSS VSS

7
 Caractéristiques des CI Numériques

• Temps
– Rise/Fall Time
– Propagation Time (LH/HL)

8
 Structure des Portes Logiques
VDD

PUN

Entrées
Sortie Y

PDN

VSS
11
 Structure des Portes Logiques

VDD VDD
PUN PUN

Entrées Entrées

Y=0 Y=1

Entrées Entrées

PDN PDN
VSS VSS

12
 Inverseur Trois Etats

VDD

Sel Vin Sel Vout

0 1 1
Vin Vout Vin Vout
1 1 0
Haute
X 0
impédance

Sel

VSS

13
 Analyse dynamique

VDD VDD

Cg3

Q1 Q3
vin Cgd1 Cdb1 vout

Cgd2 Cdb2
Q2 Q4
CW Cg4

VSS VSS

14
 Analyse dynamique

vin
5V
5V

ID

Q1
vin 0V vout
0V t1 t
0V Cout se
Q2 Cout charge vout
5V

0V 2,5 V

VSD1 0V t
VSG1 = 5V

18
 Analyse dynamique

vin
5V
5V

Q1
vin 5V vout
0V t1 t2 t
ID Cout se
5V Q2 Cout décharge vout
5V

0V 2,5 V

VDS2 0V t
VGS2 = 5V

21
 Analyse dynamique

vin
5V
5V

Q1
vin vout
0V t1 t2 t
Q2 Cout
vout
t1 t1+tpLH t2 t2+tpHL
5V

0V 2,5 V

0V t
tpLH tpHL

t pHL + t pLH
tp =
2
23
 Analyse dynamique
à t1+
PMOS Q1 Vin = 0V, Vout = 0V

IDp Régime Régime

ohmique saturé
VSG = VDD = 5V
Charge de Cout

Décharge de Cout
à t2 VDD/2 VDD-│VTp│ VDD VSD
Vin = 0V puis 5V, Vin = 5V, Vout = 0V
Vout = 5V à t1-

24
 Analyse dynamique
à t2+
NMOS Q2 Vin = 5V, Vout = 5V

IDn Régime Régime

ohmique saturé
VGS = VDD = 5V
Décharge de Cout

Charge de Cout
à t1 VDD/2 VDD-VTn VDD VDS
Vin = 5V puis 0V, Vin = 0V, Vout = 5V
Vout = 0V à t2-

25