Introduction à l’électronique

COURS 9

Chapitre 5
TRANSISTORS À EFFET DE CHAMP TEC
(“Field Effect Transistor” FET )

9-1
 PLAN

 Fonctionnement
 JFET ( « Junction Field Effect Transistor » )
 Polarisation
 Amplificateurs C.A. à FET

9-2
Fonctionnement JFET
Le transistor à effet de champ (T.E.C.) est un
composant unipolaire constitué d’un canal à semi-
conducteur dopé dont la conduction est commandée
par une tension. La canal N est le plus populaire.

vs
T.E.C ou F.E.T

TRANSISTOR BIPOLAIRE

9-3
Analogie mécanique

Le FET se comporte comme un robinet (

SOURCE ) dont on commande le débit (
COURANT ) vers le DRAIN avec une
valve ( GRILLE )

La force qui agit sur la valve correspond

au champ électrique entre la GRILLE et
le CANAL

9-4
 Transistor à effet de champ (TEC)
Junction field effect transistor (JFET)
Drain D
G
n
Grille
p p VDD S
D
VGG
Source G

9-5
 Transistor TEC («FET»)
Avantages - Désavantages

AVANTAGES DÉSAVANTAGES

 Source de courant  Sensible à l’électricité statique

commandée par une tension
 Haute impédance d’entrée
 + stable en température
 + facile à fabriquer
 Résistance variable
 Plus efficace en puissance
 Courbes de sortie moins
linéaires
 Réponse en fréquence limitée
par la grande capacité à la
grille

9-6
 TEC vs BJT
TEC BJT

 Source de courant commandée  Source de courant

par une tension
 Canal N et canal P
 Unipolaire ( canal P ou N )
 Fonctionne avec un champ
électrique
 Impédance d’entrée élevée
(M)
 3 terminaux
 Source
 Grille
 Drain
commandée par un courant
 NPN et PNP
 Bipolaire ( 2 jonctions )
 Fonctionne par injection de
charges
 Impédance d’entrée faible ou
moyenne ( k  )
 3 terminaux
 Émetteur
 Base
 Collecteur

9-7
JFET : VGS = 0 V et VDS > 0 V
Répartition de la tension VDS sous forme de gradient

9-8
JFET : VGS = 0 V et VDS = VP
Lorsque VDS augmente suffisamment,
jusqu’à VDS = VP, il se produit un
étranglement du canal i,e lorsque les
zones d’appauvrissement se
rejoignent.

La valeur de VP dépend de la
construction du FET, de sa
géométrie

Étranglement : « Pinch-off »
VDS = VP : tension d’étranglement
IDSS : courant de drain maximum ou
de saturation

Si VDS > |VP|, IDSS demeure à peu

près constant ( source de courant )

9-9
JFET : VGS = 0 V , VDS ≥ |VP| et IDS = IDSS

9 - 10
JFET : VGS < 0 V et VDS > 0 V
Pour un canal N, si on applique une tension V GS négative
et que VDS > 0V, l’étranglement se produira à une tension

VGD = VP

où VGD = VGS - VDS

Pour chaque valeur de VGS < 0, il se trouve un
point VDS pour lequel se produit l’étranglement
tel que :
VGS – VDS = VP

où VGS ≤ 0V, VDS > 0V et VP < 0V

Ces points se trouvent sur une parabole qui délimite

la région linéaire de la région de saturation

9 - 11
 Familles de courbes ID vs VDS

10 0V

8
VGS

6
-1 V
ID en mA
4

-2 V
2
-3 V

0 -4 V
5 10 15 20
VDS en Volts

9 - 12
IDSS 10 0V

8 VP = 4 volts VGS
Région à courant constant
6
ID en mA -1 V
4
-2 V
2
-3 V
0 -4 V
5 10 15 20
VDS in Volts
VGS(off)
9 - 13
 10 0V

8
Région ohmique VGS
6
ID en mA -1 V
4
-2 V
2
-3 V
0 -4 V
5 10 15 20
VDS en Volts

9 - 14
Équation de Schockley
 William B. Schockley
 Co-inventeur du transistor avec MM. Brattain et
Bardeen ( Nobel Phys. 1956)
 L’équation de Schockley nous donne la relation entre
ID et VGS

 VGS 2
I D  I DSS 1 
 VP 

Pour la région de saturation



9 - 15
JFET : Courbe de transfert
 À partir de l’équation de Schockley, on obtient une partie de la caractéristique
de sortie
 Par la suite, on peut tracer la courbe de transfert
 Ce sont les deux courbes importantes pour le transistor FET

9 - 16
 JFET : Courbe de transfert
 Pour finir de tracer la courbe de transfert, on peut isoler VGS à partir de
l’équation de Schokley :

 I D 
VGS  VP 1 
 I DSS 
I DSS I DSS
 Et calculer VGS pour les 2 cas particuliers : ID  ID 
4 2

I VP
I D  DSS VGS 
4 2
 
I DSS
ID  VGS  VP 1 0, 5   0, 293VP  0, 3VP
 2 
9 - 17
Résumé JFET N

9 - 18
Comparaison JFET - BJT

9 - 19
5.3 Polarisation

 Polarisation par la grille

 Opération dans la région ohmique
 Polarisation automatique
 Polarisation par diviseur de tension
 Polarisation par source courant

9 - 20
JFET POLARISATION FIXE

9 - 21
JFET POL. FIXE (Droite de polarisation)

9 - 22
JFET POL. FIXE (Droite de polarisation)

ID = IDQ trouvé avec la droite de polarisation

Une fois que l’on a trouvé VDS, le circuit est résolu.

9 - 23
Exemple 9.1

9 - 24
Exemple 9.1 (Solution mathématique)

9 - 25
JFET POLARISATION AUTOMATIQUE

9 - 26
JFET POLARISATION AUTOMATIQUE

9 - 27
JFET POLARISATION DIVISEUR

9 - 28
JFET POL. DIVISEUR (Droite de charge)

9 - 29
JFET POL. DIVISEUR (Effet de RS)

9 - 30
Exemple 9.2

9 - 31
Exemple 9.2

9 - 32
Polarisation JFET N

TABLEAU 6.1

9 - 33
Approximations pour le calcul de la
polarisation
 Polarisation automatique
 RS est mis égal à RDS
 Dans ces conditions,
I DSS
I DQ 
4
V
VGSQ  P
2
 Polarisation par diviseur de tension
 La tension du diviseur, VG, est choisie >> VGS
 VG VGSQ VG
I DQ  
RS RS
9 - 34
Polarisation, source de courant

VDD R2
VG  VB 
R1  R2
VB  0, 7
ID  IE 
RE
VD  VDD  I D RD



9 - 35
FET Modèle petit signal : gm

9 - 36
 Transconductance
Pente max
gm0

gm = gm0 (1-
VGS
VGS(off) ) 6 pente
élevée
4
ID en mA
2

0
-4 -3 -2 -1
Pente VGSen volts
min

9 - 37
FET Modèle petit signal : gm

9 - 38
Gm : Équation

9 - 39
Gm : Courbe I D  I DSS  gm  gm 0
I DSS gm0
ID   gm   0, 707gm0
2 2
I DSS gm0
ID   gm 
4 2



9 - 40
FET Modèle petit signal

9 - 41
 Amplif. JFET Source commune
Avec polarisation diviseur de tension

+VDD
rd = RD RL
A = gmrd
RD
R1

RL vout

R2
vin
RS

9 - 42
Amplif. JFET Source commune
On détermine gm à partir des valeurs
de VGS et de ID calculés à partir du
point de polarisation Q

9 - 43
Exemple 9.3

9 - 44
Exercice

Vout

Calculer la tension de sortie Vout

9 - 45
Ampli. source suiveuse
+VDD
rs = RS RL
RD gmrs
R1
A=
1 + gmrs

R2
vin
RS
RL vout

9 - 46