Module : Electronique analogique 2 Niveau : 3ème année Aut/Elt

3. Transistors à effet de champ à jonction

1. Schéma et constitution
Contrairement aux transistors bipolaires dont le fonctionnement repose sur deux types de porteurs : les trous
et les électrons, les transistors unipolaires fonctionnent avec un seul type de charges : les trous ou les
électrons.
On appelle transistor à "effet de champ" des composants électroniques semi-conducteurs unipolaires, la
plupart du temps réalisés en silicium et comportant aussi trois électrodes. Le principe de base de ces
composants consiste à commander le courant qui circule entre deux des électrodes appelées respectivement
"source" et "drain" grâce à une tension appliquée sur la troisième électrode appelée "grille".
Il existe deux types principaux de transistors à effet de champ : les transistors à effet de champ à jonction
(JFET : Junction Field Effect Transistor) et les transistors MOSFET (Metal Oxyde Semi-conductor).
En comparaison avec le transistor bipolaire :
- simple à fabriquer, surface réduite (plus haut niveau d'intégration dans les circuits intégrés) ;
- très forte impédance d'entrée (MΩ), utilisé en adaptation d'impédance ;
- facteur de bruit inférieur au transistor bipolaire.
- de même qu'il existe deux types de transistors bipolaires (NPN et PNP), le JFET est décliné en deux
versions : à canal n et à canal p.

Un JFET est constitué schématiquement d'un canal de semi-conducteur de type n (ou p) dans lequel sont
insérées deux régions de semi-conducteur de type opposé p+ (ou n+) fortement dopées, reliées
intérieurement. Les électrodes situées sur le canal s'appellent le drain (drain) et la source (source),
l'électrode connectée sur les régions insérées s'appelle la grille (gate).

Canal n Canal p

Selon le symbole utilisé ci-dessus, la grille et le canal forment une jonction PN ; la flèche correspondante est
orientée dans le sens passant de cette jonction :
- Source : électrode par laquelle les porteurs entrent dans le canal,
- Drain : électrode par laquelle les porteurs quittent le canal,
- Grille : électrode de commande (en général IG ≈ 0).
La représentation des courants et des tensions pour un JFETn est donnée comme suit :
Donc, on aura les équations des tensions et des
courants suivantes :
IS = ID + IG  ID
VGS + VDG = VDS
2. Principe et fonctionnement
2.1. Description
La construction d’un JFET est très différente par rapport à celle d’un transistor bipolaire, le JFET est
principalement constitué d’un canal (matériau semi-conducteur) de type p ou de type n qui permet aux
porteurs majoritaires de circuler entre le drain (D) et la source (S).
En partant de la figure ci-dessous à gauche (a), les 2 grilles raccordées sont polarisés par une tension VGG
négative ; on aura l’apparition de 2 couches appelées couches de déplétions (comme dans la jonction PN).
Donc le nom d’effet de champ vient de l’apparition de ces 2 couches de déplétions qui entourent chaque
jonction PN.
Le courant ID qui circule du drain vers la source, sous l'effet de la polarisation directe VDD, doit passer par le
canal resserré entre les 2 couches de déplétions (figure de droite (b)). Les dimensions de ces 2 couches
déterminent la largeur du canal de conduction, plus la tension VGG est négative et plus le canal de conduction
devient étroit car les 2 couches de déplétions se rapprochent l’une de l’autre.

Autrement dit, la tension grille VGG commande le courant ID entre la source et le drain, plus la tension grille
est négative et plus ce courant est faible.
Donc, pour un JFET à canal n en fonctionnement normal :
– la tension VDS est positive ;
– la tension VGS est négative ou faiblement positive (< 0,6 V) ;
– si l'on augmente VGS, à partir d'une valeur limite notée VGS0 (ou VP), le canal est complètement fermé
(pincé) et le courant de drain est nul quel que soit VDS : cette tension limite est appelée tension de pincement.
– le courant de grille est quasiment nul IG ≈ 0 (quelques pA) car la jonction grille-canal est polarisée en
inverse ; cette particularité confère au FET une de ses caractéristiques les plus intéressantes : une impédance
d'entrée extrêmement élevée de quelques dizaines à quelques centaines de mégohms.
– le courant entre dans le transistor par le drain (ID) et sort du transistor par la source (IS), la loi des nœuds
donne : ID = IS.

2.2. Réseau de caractéristiques

Les caractéristiques du transistor JFET sont données pour un

montage très simple (circuit précédent), qui est le montage de
base : montage source commune.
 Nous allons mesurer le courant ID en faisant varier la tension VDD qui est la tension appliquée entre le drain
et la source et en gardant constante la tension VGG qui est la tension appliquée entre la grille et la source.
Dans ce cas VDD = VDS et VGG = VGS.
Les courbes ci-dessous représentent la caractéristique de ID = f(VDS) à VGS cste : c'est la caractéristique de
sortie, pour plusieurs valeurs de VGS.

Sur ces caractéristiques, on peut distinguer les deux régions intéressantes :

- à gauche de la parabole (VDS <VDSP), dans la région appelée "mode triode" ou "mode ohmique" le JFET se
comporte comme une résistance non linéaire variable commandée par la tension VGS ;
- à droite de la parabole (VDS > VDSP), dans la région dite de "mode saturation" on dispose d'un générateur de
courant dont le débit est commandé par la tension VGS, le JFET peut alors se comparer à un robinet, on peut
l'utiliser pour l'amplification des signaux ou comme source de courant commandée.

 La caractéristique de transconductance est la courbe donnant ID = f(VGS), on obtient la courbe ci-dessous,

appelée aussi conductance de transfert. Dans ce cas VGS est toujours négative car le transistor TEC à
jonction est à canal n. la courbe est de la forme :

𝑉𝐺𝑆 2
𝐼𝐷 = 𝐼𝐷𝑆𝑆 (1 − )
𝑉𝐺𝑆0

IDSS est le courant drain de saturation.

Donc de cette équation, on peut calculer le courant drain pour chaque valeur de la tension grille.
3. Montage de polarisation – Régime statique
L’objectif de la polarisation du transistor est de fixer les valeurs des tensions VGS0, VDS0 et du courant ID0,
coordonnées du point de repos statique Q0, pour l’utilisation du transistor en alternatif.

3.1. Montage automatique

Puisque IG  0, la tension aux bornes de RG est sensiblement nulle  VGS = RSID < 0.
Plus ID augmente et plus VGS est négative. Tout se passe comme si le JFET est polarisé par deux sources :
VGS < 0 et VDD > 0.

Or plus VGS est négative et plus le canal se rétrécit, donc

plus ID devient faible et donc VGS devient moins
négative. Le circuit s'oppose donc de lui-même à toute
variation du courant ID. Le circuit offre une meilleure
stabilité pour le fonctionnement du transistor.

- Equation de la droite de polarisation ou droite d'attaque (a)

𝑉𝐺𝑆 = −𝑅𝐺 𝐼𝐺 − 𝑅𝑆 𝐼𝑆
Or, IG ≈ 0 et IS ≈ ID,
𝑉𝐺𝑆
𝐼𝐷 = −
𝑅𝑆

C'est l'équation d'une droite, elle est tracée sur la caractéristique de transconductance (a), et le point
d'intersection Q0 de coordonnées ID0 et VGS0 est le point de repos statique

- Equation de la droite de charge (b)

𝑉𝐷𝑆 − 𝑉𝐷𝐷
𝑉𝐷𝐷 = 𝑉𝐷𝑆 + 𝑅𝑆 𝐼𝑆 + 𝑅𝐷 𝐼𝐷 = 𝑉𝐷𝑆 + (𝑅𝑆 + 𝑅𝐷 )𝐼𝐷 → 𝐼𝐷 = −
𝑅𝑆 + 𝑅𝐷

C'est l'équation d'une droite de charge statique, elle est tracée sur le graphe de la courbe de la caractéristique
de sortie et (b), et le point d'intersection Q0 de coordonnées ID0 et VDS0 est le point de repos statique.
3.2. Montage par diviseur de tension
La polarisation se fait de la même façon que pour le transistor bipolaire :

Avec :
𝑅𝐺2 𝑅𝐺1 𝑅𝐺2
𝑉𝑇ℎ = 𝑉𝐷𝐷 & 𝑅𝑇ℎ =
𝑅𝐺1 + 𝑅𝐺2 𝑅𝐺1 + 𝑅𝐺2
Or, IG = 0, donc : VTh = RSID + VGS
donc
𝑉𝐺𝑆 𝑉𝑇ℎ
𝐼𝐷 = − +
𝑅𝑆 𝑅𝑆

4. JFET en régime dynamique

Le principe est d'analyser le fonctionnement du transistor JFET polarisé en zone de saturation lorsqu'on
applique de petites variations à l'une des grandeurs électriques. De la même manière, le JFET est considéré
comme un quadripôle.

Ce circuit est décrit en utilisant les paramètres admittances :

𝑖𝐺 = 𝑌11 𝑣𝐺𝑆 + 𝑌12 𝑣𝐷𝑆
{
𝑖𝐷 = 𝑌21 𝑣𝐺𝑆 + 𝑌22 𝑣𝐷𝑆

Puisqu’on travaille avec un schéma équivalent d’un JFET en alternatif dans la zone de saturation, la
détermination des paramètres admittances Yij avec un courant grille nul (iG  0) donne : Y11 = Y12 = 0. Le
système d'équation devient :
𝑖𝐺 = 0
{
𝑖𝐷 = 𝑌21 𝑣𝐺𝑆 + 𝑌22 𝑣𝐷𝑆
Avec :
∆𝐼𝐷 𝑖𝐷
𝑔𝑚 = 𝑌21 = =( )
gm  pente ou transconductance : ∆𝑉𝐺𝑆 𝑣𝐺𝑆 𝑉
𝐷𝑆 =𝐶𝑡𝑒
 1 ∆𝑉𝐷𝑆 𝑣𝐷𝑆
𝜌= = =( )
  résistance interne : 𝑌22 ∆𝐼𝐷 𝑖𝐷 𝑉𝐺𝑆=𝐶𝑡𝑒

∆𝑉𝐷𝑆 ∆𝑉𝐷𝑆
𝜇 = 𝜌 ∙ 𝑔𝑚 = =( )
  coefficient d'amplification : ∆𝑉𝐺𝑆 ∆𝑉𝐺𝑆 𝐼
𝐷 =𝐶𝑡𝑒

En fonctionnement petits signaux, les valeurs typiques sont : gm  quelques mA/V, et   10 k à 100 k.
Le schéma équivalent général est représenté ci-dessous :

Donc, avec les approximations, le circuit simplifié devient :

Le schéma de la figure suivante est celui relatif au FET canal n, l'entrée se fait sur la grille. On note un
circuit ouvert entre grille et source : l'impédance grille-source est très élevée, on la considère en première
approximation comme infinie. En sortie, on retrouve les mêmes éléments que pour le transistor bipolaire :
une source de courant (gm × vGS) commandée par la tension vGS, et non par un courant, et sa résistance
parallèle ρ. Comme pour le transistor bipolaire, cette résistance est très élevée (plusieurs centaines de kΩ), et
on la négligera souvent dans les applications courantes.

5. Montages fondamentaux
Comme pour les transistors bipolaires trois montages peuvent être envisagés.

5.1. Source commune

Avec une polarisation automatique ou par diviseur de tension, il faut introduire une résistance de source dont
la présence diminue le gain de l’étage. Il est possible de placer en parallèle sur la résistance RS un
condensateur de découplage. Pour les signaux variables la source est alors au potentiel de la masse.
qui a pour schéma équivalent,
G

5.1.1. Gain en tension Av

Les équations sont simples à établir, en effet :
𝑣𝑆 (𝑅𝐷 //𝜌//𝑅𝑈 )𝑔𝑚∙ 𝑣𝐺𝑆
𝐴𝑣 = =− = −𝑔𝑚 𝑅𝑒𝑞 𝑡𝑞 𝑅𝑒𝑞 = 𝑅𝐷 //𝜌//𝑅𝑈
𝑣𝐸 𝑣𝐺𝑆

Ce gain a une valeur relativement faible, on aura des valeurs comprises entre 10 et 50 environ.

5.1.2. Impédance d'entrée Ze

La solution est triviale :
𝑣𝐸
𝑍𝑒 = = 𝑅𝐺
𝑖𝐸

On choisira typiquement une valeur de l'ordre de quelques M. L'avantage sur les montages à bipolaires est
évident.

5.1.3. Gain en courant Ai

On peut écrire :
𝑖𝑆 𝑣𝐸 𝑣𝑆 𝑖𝑆 1 𝑔𝑚 𝑅𝐺 𝑅𝑒𝑞
𝐴𝑖 = = ∙ ∙ = 𝑅𝐺 ∙ (−𝑔𝑚 𝑅𝑒𝑞 ) ∙ (− ) =
𝑖𝐸 𝑖𝐸 𝑣𝐸 𝑣𝑆 𝑅𝑈 𝑅𝑈

5.1.4. Impédance de sortie ZS

De la même manière, on retire la charge :
𝑣𝑆
𝑍𝑠 = ( ) = 𝜌//𝑅𝐷
𝑖𝑆 𝑣
𝐸 =0
Les valeurs de l'impédance de sortie sont de l'ordre de k.
Note : Ce montage est donc caractérisé par une très grande impédance d’entrée, une impédance desortie
moyenne et un gain en tension moyen et négatif : il existe un déphasage de 180° entrel’entrée et la sortie.

5.2. Drain commun

Avec une polarisation automatique ou par diviseur de tension, il faut introduire une résistancede source dont
la présence diminue le gain de l’étage. Il est possible de placer en parallèle sur la résistance RS un
condensateur de découplage. Pour les signaux variables la source est alors au potentiel de la masse.

qui a pour schéma équivalent,

G

5.2.1. Gain en tension Av

Les équations sont simples à établir, en effet :
𝑣𝑆 𝑔𝑚 . 𝑅𝑒𝑞 . 𝑣𝐺𝑆 𝑔𝑚 . 𝑅𝑒𝑞 . 𝑣𝐺𝑆 𝑔𝑚 . 𝑅𝑒𝑞
𝐴𝑣 = = = = <1
𝑣𝐸 𝑣𝐺𝑆 + 𝑣𝑆 𝑣𝐺𝑆 + 𝑔𝑚 . 𝑅𝑒𝑞 . 𝑣𝐺𝑆 1 + 𝑔𝑚 . 𝑅𝑒𝑞

5.2.2. Impédance d'entrée Ze

La solution est triviale :
𝑣𝐸
𝑍𝑒 = = 𝑅𝐺 (≈ 𝑀Ω)
𝑖𝐸
5.2.3. Gain en courant Ai
On peut écrire :
𝑖𝑆 𝑣𝐸 𝑣𝑆 𝑖𝑆 𝑔𝑚 . 𝑅𝑒𝑞 1 𝑔𝑚 𝑅𝐺 𝑅𝑒𝑞
𝐴𝑖 = = ∙ ∙ = 𝑅𝐺 ∙ ∙ (− ) = −
𝑖𝐸 𝑖𝐸 𝑣𝐸 𝑣𝑆 1 + 𝑔𝑚 . 𝑅𝑒𝑞 𝑅𝑈 𝑅𝑈 (1 + 𝑔𝑚 . 𝑅𝑒𝑞 )

5.2.4. Impédance de sortie ZS

De la même manière, on retire la charge :
𝑣𝑆 (𝜌//𝑅𝑆 )
𝑍𝑠 = ( ) = (≈ Ω)
𝑖𝑆 𝑣 1 + 𝑔𝑚 (𝜌//𝑅𝑆 )
𝐸 =0
Note : Ce montage est donc caractérisé par une très grande impédance d’entrée et une impédance de sortie
faible. C'est un montage adaptateur d'impédance.