LES TRANSISTORS A EFFET DE CHAMP

Les transistors effet de champ, connu plus couramment sous le sigle anglais de
FET (initiales de "Field Effect Transistors") sont actuellement utiliss dans de
nombreux montages.
Leur fonctionnement, bas sur un effet dcouvert par LILIENFELD vers 1925
est fondamentalement diffrent de celui des transistors classiques PNP et NPN, appels
transistors bipolaires car leur conduction fait intervenir deux types de porteurs
(lectrons et trous).
Les FET sont des composants monopolaires, leur conduction ne faisant appel
qu'aux lectrons ou qu'aux trous, seuls.
Ils sont caractriss par les proprits suivantes:
- Une impdance d'entre extrmement leve.
- Une commande du courant de sortie par une ddp l'entre.
- Une trs grande dynamique de sortie (>100 dB).
- Un faible bruit.
- Une faible distorsion.
- L'absence d'emballement thermique.
- La possibilit d'une polarisation en un point de "drive nulle".
Ces avantages montrent que les FET pourraient s'imposer pour remplacer les
transistors bipolaires dans la plupart des applications, et actuellement, mme dans celles
qui sont dans le domaine des fortes puissances.
En pratique, bien que l'on constate qu'ils prennent une part importante dans
les circuits, leur utilisation reste limite certains domaines particuliers. En
amplification , par exemple, on les rencontre surtout l o une forte impdance d'entre
ou un faible niveau de bruit sont exigs, donc dans les tages d'entre. Mme en
commutateur de puissance, malgr les avantages certains des FET actuels, certains
constructeurs s'intressent la fabrication des structures mixtes FET/Bipolaire,
juges plus avantageuses (exemple du "Superfet" de SUPERTEX Inc.).
La famille des FET se divise en deux branches: les FET jonction ou J-FET et
les FET porte isole ou IG-FET (de "Insulated Gate - FET) appels encore MOS-FET
(de "Metal On Silicon-FET" ou de "Metal Oxyde Silicon - FET"). Ces derniers,
apparus un peu plus tard, continuent connatre mme actuellement un dveloppement
extraordinaire du fait de leurs possibilits en intgration.

M. HADDADI Cours et Exercices d'Electronique Gnrale

61

2 Partie: Lamplification- Les FET

La figure suivante montre d'autres subdivisions de cette famille selon la polarit

et le mode de fonctionnement des FET:
Famille des FET

MOS-FET

J-FET
Canal N

Canal P

Enrichissement

Canal N

FET SCHOTTKY
Appauvrissement

Canal N

Canal P

Canal P

Figure 1
Nous commencerons dans ce cours par l'tude des FET jonction puis nous
terminerons par celle des FET porte isole ou MOSFET. Le sujet tant vaste, nous
nous limiterons aux aspects les plus fondamentaux. Des exemples d'application
pratique, choisis parmi les plus simples, vous sont proposs en annexe. Dans tous les
cas, la bibliographie cite vous permettra d'approfondir ce sujet ou d'clairer les notions
qui vous sembleront encore obscures.

I. LES FET A JONCTION

1) Constitution et principe de fonctionnement
Imaginons un barreau de Silicium de type N que nous appellerons
Canal, ses extrmits tant appeles respectivement
Drain
Source et Drain (figure 2).
On diffuse autour de ce barreau une zone P
(appele Grille , Gate , Porte ou encore
N
Gachette . Pour notre part, nous utilisons le terme
Gate )
Gate
P
P

Gate
Canal

Source
N

Figure 2
Constitution (imaginaire) dun J-FET
M. HADDADI Cours et Exercices d'Electronique Gnrale

62

2 Partie: Lamplification- Les FET

Le gate tant reli la source (figure 3a) et le dispositif tant reli un circuit
extrieur, un courant pourra circuler entre les deux extrmits du barreau (des lectrons
issus de la source passeront au drain).
Drain
Drain
Zone de charge
despace

RD
Gate

N
P

- - -- - -

Gate

P
+

VDD

VGG

RD
-

P
+

VDD

- - -

Source

Source

a : Canal ouvert

b : Canal en voie dtranglement

Figure 3

Le trait fondamental dans le fonctionnement du FET est que la fonction gate

source devra tre polarise en inverse: on sait alors qu'une zone de charge d'espace
dpourvue de porteurs libres s'tablit au voisinage de la jonction (figure 3b) et le
canal se resserre (on peut dire que le canal s'est "appauvri" en porteurs majoritaires et
on pourra donc qualifier les J-FET de FET appauvrissement). Si le potentiel inverse
de la jonction gate-source est suffisamment grand, la zone de charge d'espace s'tendra
sur tout le canal et plus aucun courant ne pourra passer.
Le FET que nous venons de dcrire est dit " canal N". Pour un FET " canal
P", le raisonnement est tout fait identique, toutes les polarits tant inverses. La
figure 4 montre les symboles respectifs de ces deux types de FET.
D

G
S

S
Canal N

Canal P
Figure 4

Remarque:
Le dispositif que nous
venons de dcrire est en fait le
"Tecnetron", un anctre des J-FET
actuels [1]. Nous l'avons choisi
pour des besoins pdagogiques.
La constitution relle dun
J-FET plus proche des transistors
actuels apparat en figure 5 : cest
une structure planar comme celle
de la majorit des composants
modernes.

Source
Drain
Gate
Canal

Substrat type P
Figure 5

M. HADDADI Cours et Exercices d'Electronique Gnrale

63

2 Partie: Lamplification- Les FET

2) Caractristiques statiques
Nous continuons nous intresser au J-FET canal N, de loin le plus utilis.
Un montage possible pour relever ses caractristiques est celui indiqu en figure 6:
ID
A
RG

IG
A

RD

VGG

VDS+

VDD

VGS

Figure 6
a) Caractristique d'entre IG (VGS ) VDS constante:
La jonction gate-source tant polarise en inverse, elle ne sera parcourue que par
un courant extrmement faible (quelques nA), considr la plupart des cas comme
ngligeable (figure 7).Cest ce qui explique la trs grande impdance dentre des FET.
IG

VGS ngative
0

VGS
VGS positive

Figure 7
Caractristique dentre IG (VGS ) VDS constante
Puisque IG~0, on a pour un FET IS=ID+IG ~ ID

M. HADDADI Cours et Exercices d'Electronique Gnrale

64

2 Partie: Lamplification- Les FET

b) Caractristiques de sortie ID (VDS ) VGS constante :

Une caractristique particulire est celle qui correspond VGS =0, le canal
tant ouvert au maximum. Cette caractristique obtenue par exemple en augmentant
VDD laisse apparatre trois zones (figure 8):
- Une premire dans laquelle le courant est proportionnel VDS : Le FET s'y
comporte comme une rsistance.
- Une seconde o le courant n'augmente plus malgr l'augmentation de la
tension (tous les lectrons disponibles sont issus de la source et passent au drain) : c'est
la zone de saturation qui dbute une tension Vp appele tension de pincement ou
"pinch-off voltage"). Le courant correspondant est appel IDSS (le dernier indice
caractrise l'tat ("short"=court-circuit) de la jonction gate-soure).
- Une dernire zone correspondant au claquage de la structure et qui dbute
partir d'une tension BVGD (c'est le fonctionnement en rgime d'avalanche de la
diode constitue par le canal et le gate qui est reli la source. Comme pour les diodes,
ce fonctionnement n'est pas destructif si la dissipation de puissance est maintenue
dans des limites convenables).
ID
Valeurs typiques
Tj=25C

VDS=15V
Tj=25C

VGS=0

IDSS

VGS=-1V

VGS=-4V

VDS

VGS
Volts

VGSoff

Vp

10

BVGD Volts

Figure 8
Caractristiques de sortie et caractristique de transfert
Les autres caractristiques, obtenues diffrents VGS , prsentent la mme
forme que la premire mais se situent videmment en dessous car le canal s'est referm.
Une valeur particulire est celle qui correspond la fermeture totale du canal : c'est
la tension de "cut-off" note VGSoff .
On montre que VGSoff = Vp
Notez aussi, en ce qui concerne les tensions de claquage, que l'on a:
BVGD +VGS = Constante
M. HADDADI Cours et Exercices d'Electronique Gnrale

65

2 Partie: Lamplification- Les FET

c) Caractristique de transfert ID(VGS) VDS constante:

Cette caractristique qui apparat la figure 8 prcdente est importante.
Elle est trace dans la zone o le FET est utilis en amplification. Les
caractristiques ID(VDS) tant presque horizontales, cette caractristique est unique
quelque soit VGS .

3) Polarisation du FET
Comme pour le transistor bipolaire, pour pouvoir tre utilis en
amplification, le FET devra tre polaris. Le choix du point de fonctionnement dpend
des contraintes imposes: Si on cherche un minimum de distorsion, il faudra oprer
dans la zone o la caractristique de transfert est la plus linaire, donc vers les forts
courants ID . Si par contre on cherche une stabilit thermique maximale, il faudrait
choisir un courant ID voisin du "point de drive nulle" (voir exercice N1)

a) Schma de base: (figure 9)

La rsistance RG , qui peut avoir des valeurs trs leves (typiquement 1 10
M), ne sert en fait qu' fermer le circuit gate-source. Elle impose la valeur de
l'impdance d'entre.
On a videmment dans ce cas:
VDD
VGS = 0 car VGS=RGIG ~ 0 et IS =IDSS
La droite de charge a pour quation:
RD
VDS = VDD-RDID
Ce montage, qui est effectivement utilis dans
certains cas, prsente linconvnient de sa non
ID
reproductibilit, en raison de la trs grande dispersion
des caractristiques des FET (dans un mme lot de
VDS
FET de mme rfrence, le courant IDSS varie dans un
s rapport qui dpasse 20 !). De plus, il est vident que
VGS
e RG
lamplitude de la tension amplifier ne devra pas
dpasser 0,6V afin que la jonction gate-source reste
toujours polarise en inverse.
Figure 9
b) Polarisation automatique: (figure 10)
On a pour ce circuit VGS = -RSID car VG =0 :
La jonction gate-source est bien polarise en inverse.
La droite de charge a pour quation
VGS=VDD -(RD+RS)ID

VDD
RD
ID
VDS
e

VGS
RG

RS
Figure 10

M. HADDADI Cours et Exercices d'Electronique Gnrale

66

2 Partie: Lamplification- Les FET

c) Autres modes de polarisation:

La figure 11 illustre un mode de polarisation qui consiste porter le gate un
potentiel diffrent de celui de la masse.
Dans d'autres cas, on utilise une seconde source de polarisation pour porter le
gate un potentiel ngatif (voir exemple dans l'exercice N8).
ID
(Fig.10)
RS=180
(mA)
V
DD

10

RD

R2

(Fig.11)
RS=1,6 k
VG=1,75V

ID
VDS
e

VGS
R1

RS

1
-2

Figure 11

-1

VGS
1

Figure 12

(Volts)

Dans la figure 12 qui montre la caractristique de transfert d'un certain

transistor, on voit que si dans le premier mode de polarisation, le courant drain peut
varier entre 5 et 13 mA, il ne peut varier que de 2 4,5 mA dans le cas de la
polarisation automatique et de 3 4 mA seulement dans le cas de la figure 11. On
rduit ainsi l'effet de la dispersion des caractristiques sur le point de repos. (Voir aussi
l'exemple de l'exercice n4).

4) Utilisation du FET aux basses frquences:

a) Modle du FET:
Nous pouvons dfinir une rsistance de sortie du FET dans la zone active (zone
de saturation) par :
VDS
rds ==
VGS constante
I D
Du fait que les caractristiques de sortie sont presque horizontales, cette
rsistance est trs grande (~ 100 k).
Par ailleurs, la caractristique de transfert ayant l'allure d'une parabole, on
montre quelle obit l'quation :
V
I D = I DSS (1 - GS )2
VGSoff
La pente de cette courbe est un paramtre trs important des FET. Elle est
dfinie par:
2I
I D
V
gm =
=- DSS (1- GS )
VGS VGSoff
VGSoff
M. HADDADI Cours et Exercices d'Electronique Gnrale

67

2 Partie: Lamplification- Les FET

On voit que cette pente varie linairement avec VGS .

On peut donc crire que:
v
id =g m vgs + ds

avec, comme on le sait, id =ID , vds = VDS et vgs = VGS

A l'entre, on sait que la rsistance entre gate et source est celle d'une jonction
bloque. Ces considrations nous conduisent au schma quivalent du FET, prsent
en figure 13:
id
(D)

(G)

rgs gmvgs

vgs

vds

(S)

(S)

Figure 13
Modle du FET en petits signaux BF
Dans presque tous les cas, on ne tient pas compte de la rsistance rgs .

b) Montage source commune: (figure 14)

C'est le montage que l'on rencontre le plus, tant aux basses frquences qu'aux
hautes frquences. Il est un peu quivalent de l'metteur commun des transistors
bipolaires.
VDD
RD

R2

C2

C1
s
e

R1

RS

CS

Figure 14
Le schma quivalent de ce montage (figure 15) nous permet d'crire, rgs
tant pratiquement infinie:
e =(R1//R2)ie
id
ie
(D)

(G)

R1//R2

gmvgs

RD s

(S)

Figure 15
L'impdance d'entre est donc Ze = (R1//R2)
M. HADDADI Cours et Exercices d'Electronique Gnrale

68

2 Partie: Lamplification- Les FET

D'autre part,
s =-RDiD = (id gmvgs) avec vgs =vgate vsource=e
On tire alors le gain en tension:
Vp2
1
1
s -g m R D
rds =
=
Av = =
g m 2I DSS Vp -VGS
e +R D

Si >>RD (cas frquent), on aura Av = -gmRD

Il faudra vous souvenir de cette dernire relation.

c) Montage drain commun: (figure 16)

C'est un adaptateur d'impdances qui ressemble un peu au montage
collecteur commun des transistors bipolaires (forte impdance d'entre, faible
impdance de sortie). Malheureusement, il est difficile de l'appeler (comme on le fait
quand mme) "source suiveuse" ou "source follower" car dans la ralit, la source
suit effectivement l'entre, mais VGS prs !
id
VDD
(S)
(G)

C1

R1

gmvgs

RS s

(D)

C2
e

R1//R2

R2

RS

On trouve facilement que, avec:

s=-RSid =(//RS)gmvgs et vgs=vg-vs=e-s
s

g R
s
g me
 m S
Av = =
1
1
e g + +
1+g m R S
m
RS
et Zs=RS//(1/)

Figure 16
Le montage drain commun et son schma quivalent

d) Montage gate commun :

Ce montage est rarement utilis sauf dans certains tages en HF et il est souvent
associ avec un tage en source commune dans un amplificateur de type cascode. (Voir
par exemple l'exercice N12).

M. HADDADI Cours et Exercices d'Electronique Gnrale

69

2 Partie: Lamplification- Les FET

5) Utilisation des FET en rsistance variable

Nous avons vu que dans la premire zone des caractristiques statiques de
sortie, le FET se comporte comme une rsistance (figure 17). La pente des courbes
qui est la rsistance du canal dpend de la tension VGS et vaut approximativement:
Vp2
1
1
rds =
=
V =0V
g m 2I DSS Vp -VGS
ID GS
ID

(A)

VGS=0V

VGS=-3V

50

VGS=-1V

-0,3 -0,2 -0,1

VGS=-3V

VDS
(volts)

10
-10

0,1 0,2 0,3

VGS=-3V
-50

VDS

Agrandissement de cette zone

Figure 17
Cette proprit est utilise dans de nombreux montages dont certains
exemples sont donns en figure 18. Notez que, l'inverse des transistors bipolaires,
le FET ne prsente pas le phnomne d'offset: ses caractristiques passent
rigoureusement par l'origine.
R

VDD
R2

R4

C2

C1
v1

v2

C3
R1

Tension de
commande

+
R3

a : attnuateur

b : Contrle de gain
Figure 18

M. HADDADI Cours et Exercices d'Electronique Gnrale

70

2 Partie: Lamplification- Les FET

Tension de
contrle

6) Utilisation des FET en source de courant

C'est une utilisation qui s'est rapidement rpandue au vu des avantages des
FET. Le principe de fonctionnement apparat en figure 19 :
D2
T2

RD
D

RD
D1
T1

VDD

VDD

S
RS

RS

Figure 19
On a I D = I DSS (1-

Figure 20
VGS 2
R I
) et VGS=RSID donc I D =I DSS (1- S D ) 2
VGSoff
VGSoff

Ainsi, pour un FET donn, ID ne dpend que de RS et nous avons ainsi le

comportement d'une source de courant.
De meilleures performances sont obtenues en disposant deux FET en cascade
comme le montre la figure 20.
De tels dispositifs ont t intgrs et sont disponibles dans le commerce. Ils
possdent un symbole qui apparat en mdaillon en haut de cette mme figure.

8) Les FET aux hautes frquences

a) Capacits parasites du FET:
Il existe entre les trois lectrodes du FET trois capacits (figure 21): Cgs , Cgd
et Cds . (Tout comme pour le transistor bipolaire, comme on le verra1).

R2

Cgd

RD

C2

C1
Cds
Figure 21
Les capacits parasites
du FET

R1

s
Cgs

RS

CS

Note de 2005 : On ne le verra pas car le transistor aux hautes frquences nest plus votre programme

M. HADDADI Cours et Exercices d'Electronique Gnrale

71

2 Partie: Lamplification- Les FET

En gnral, on pourra toujours ngliger Cds car d'abord, son influence

n'apparat pas en premire approximation et ensuite, on devine que sa valeur est faible
du fait de la longueur du canal. Par contre, les deux autres capacits sont beaucoup
plus gnantes:
- Cgs est en parallle avec l'impdance d'entre.
- Cgd cre une raction entre l'entre et la sortie et risque de
compromettre le bon fonctionnement de l'amplificateur.
Il faudra donc toujours en tenir compte et le schma quivalent du FET aux
hautes frquences apparat alors en figure 22.
Cgd
(D)

(G)
Cgs

vgs

gmvgs

Cds vds

(S)

(S)

Figure 22
Nous verrons en exercices d'autres modles HF du FET.

b) Effet Miller
Pour des raisons de commodit dans les calculs, on tient compte en gnral de C
aprs l'avoir transforme de manire connue sous le nom d'"Effet Miller" : Soit un
quadriple de gain A=e/s shunt par une impdance Z: (figure 23a).
i1
ie

Z
i

ie

is

Z2 s

e Z1

(a)

is

(b)
Figure 23

Nous allons montrer facilement que ce quadriple est quivalent celui de la

figure 23b, en crivant que les courants ie et is sont identiques pour les deux schmas:
Schma (a)
e-s
1-A
ie=i+i1=i+ =i+e
Z
Z

is=i-i1=i+

Schma (b)
e
ie=i+
Z1

s-e
A-1
=i+s
Z
AZ

is=i+

s
Z2

AZ
Z
et Z2 =
1-A
A-1
En appliquant ce rsultat dans le cas du FET, on voit que la capacit totale
dentre de ltage est Ce=Cgs+(1-A) Cgd

On voit alors que Z1 =

M. HADDADI Cours et Exercices d'Electronique Gnrale

72

2 Partie: Lamplification- Les FET

c) Exemple
Dterminez aux hautes frquences le gain en tension, limpdance dentre et
limpdance de sortie du montage drain commun de la figure 24.
VDD
R2
C1

i Cgd

ie

C2
e

R1

RS

R1//R2

Cgs

gmvgs

Cds

RS

Figure 25

Figure 24

Le schma quivalent de ce montage est celui de la figure 25:

Gain en tension:
On crit les quations du circuit:
s = RS i
vgs = vg -vs = e - s
i' =j Cgs (e-s)
//Cds
i=(g m vgs +i')
R S +(//Cds )
s
On en tire A= =
e

R S (g m +jCgs )

1
1+R S (g m + +j(Cgs +Cds )

g R
s
(Aux BF, avec >>RS , on aura A= = m S  1 )
e 1+g m R S
- Impdance d'entre:
En appliquant le thorme de Miller Cgs , on voit que l'admittance
d'entre est la somme de l'admittance quivalente au pont de polarisation et de
Ye = jCgd +jCgs(1-A) ~ jCgd car A ~ 1.
La capacit d'entre est donc beaucoup plus faible que dans le cas du montage
source commune (dans lequel A >> 1).
- Impdance de sortie:
En enlevant RS considre comme une charge, on voit que l'admittance de
1
sortie est donne par l'expression : R s 

1
Aux basses frquences et en considrant trs grande, on a R s  , valeur

relativement faible.
M. HADDADI Cours et Exercices d'Electronique Gnrale

73

2 Partie: Lamplification- Les FET

II LE MOS-FET
1) Constitution et fonctionnement
Un certain type de MOS-FET, type que nous prciserons plus loin, apparat la
figure 26:
Il est constitu par un substrat de
Gate
Drain type P faiblement dop dans lequel sont
Source
diffuses deux zones N fortement dopes,
Al
spares par une distance de lordre de
SiO2
10m. Aprs recouvrement de cette
n+
n+
structure par une fine couche de silice
(SiO2), dune trs faible paisseur (1 2
), on dispose une lectrode mtallique
Substrat P
qui constituera le gate du transistor.
Figure 26
Notons ds maintenant que l'extrme minceur de cette couche dilectrique pose un problme
car la moindre diffrence de potentiel entre gate et substrat entrane l'existence d'une champ
lectrique trs lev (suprieur au champ de claquage de la silice) qui la dtruit (ces diffrences de
potentiel se crent frquemment par l'lectricit statique). On comprend donc que beaucoup de
prcautions doivent tre prises dans la manipulation des structures MOS. Les composants courants
(destins au grand public) sont en gnral protgs la fabrication soit par une diode zener dispose
entre gate et substrat, soit par un rseau plus complexe de diodes et de rsistances. Par prcaution
supplmentaire, ces composants sont livrs avec leurs lectrodes court-circuites.

Comme on le constate, le gate est effectivement isol du reste des

lectrodes, ce qui entrane une trs forte impdance d'entre (1010 1015 ).
La surface totale de ce dispositif ne dpasse gure quelques millimes de mm2,
soit par comparaison, un pourcentage ngligeable de la surface d'un transistor
bipolaire (5%). On comprend ainsi l'aptitude de ces composants l'intgration en
haute densit.
En reliant la source au substrat choisi comme rfrence de potentiel et en
fermant le circuit travers la
VGG
rsistance RD (figure 27),
+
aucun courant ne pourra
G
circuler si le gate est en lair
S
+++ +++ D
ou un potentiel nul (il faut
RD
viter de laisser une lectrode
+
en lair !).
VDD
Si on porte le gate un
potentiel
positif,
cette
lectrode
se
charge
positivement et un champ
lectrique
perpendiculaire
s'tablit travers l'oxyde.

Canal induit
Figure 27

M. HADDADI Cours et Exercices d'Electronique Gnrale

74

2 Partie: Lamplification- Les FET

Les charges ngatives du substrat, minoritaires, vont tre attires sous le gate et
crer une couche d'inversion de type N (un canal induit) qui permettra le passage du
courant entre la source et le drain. On dit que le substrat s'est enrichi en porteurs
minoritaires et on appelle ce dispositif "MOS-FET enrichissement" (ou
"enhancement-MOS" en anglais) Retenons que ce type de FET, canal N, ne conduit
que pour des tensions VGS positives. Les caractristiques statiques de ce dispositif
apparaissent dans la figure 28. Le courant ID aux valeurs ngatives de VGS est
extrmement faible (quelques nA).

Figure 28
Lexpression du courant est gnralement donne sous la forme :
ID=K(VGS-VTH)2

Le constructeur indique les valeurs de K et de VTH

La tension VTH ("gate source threshold voltage") correspond un courant ID
donn (en gnral une dizaine de A). Cette valeur, qui est de l'ordre de 4 6 V,
a t souvent juge incompatible avec l'utilisation de ces composants dans les circuits
logiques ( qui travaillent en gnral avec une tension de 5V).
Diffrents techniques ont t utilises pour rabaisser cette tension vers 1,5-3,5 V:
- Utilisation de monocristaux orients <100> plutt que <111>
- Utilisation d'un gate en Silicium polycristallin dop au Bore plutt qu'
l'Aluminium.
- Utilisation d'un mlange Silice SiO2-Nitrure de silicium (Si3N4 ) dans la
couche dilectrique plutt que Silice seule. (Les dispositifs sont alors
nomms NMOS-FET).

M. HADDADI Cours et Exercices d'Electronique Gnrale

75

2 Partie: Lamplification- Les FET

2) Le MOS-FET appauvrissement (ou "Depletion FET")

Un autre type de MOS-FET est
Drain constitu comme l'indique la figure 29,
Source
Al
ci- dessous :
La diffrence avec le
transistor prcdent est que, ds le
SiO2
dpart, un canal est diffus entre la
n+
n+
source et le drain.
On comprend
aisment que ce type de FET conduit
Substrat P
pour des tensions VGS ngatives (le
canal ira en s'tran-glant: on dira que
le substrat s'est appauvri en porteurs
Canal diffus
Figure 26
minoritaires d'o le nom de ce dispositif)
et aussi pour des tensions VGS positives
(qui conduirons l'enrichissement du canal et son renforcement).
La figure 30 ci-dessous montre la forme de ses caractristiques statiques. Les
fabriquants indiquent en gnral la tension VGS de blocage ("gate source cut-off
voltage") qui correspond un courant ID ngligeable.
Gate

Figure 30

3) Symbole des MOS-FET

A notre connaissance, il n'existe pas de norme bien tablie pour
symboliser les MOS-FET dans les schmas (ou bien elle n'est pas respecte).
Plusieurs symboles existent mais la figure 31 indique ceux que l'on rencontre le plus
souvent pour un MOS canal N, le dernier d'entre eux tant plutt rserv aux MOSFET enrichissement. (On inversera le sens de la flche pour dsigner un MOS canal
P).
D
D
D
G

Substrat

G
S

M. HADDADI Cours et Exercices d'Electronique Gnrale

Figure 31
76

B
Substrat
S

2 Partie: Lamplification- Les FET

4) Le MOS ttrode ou bi-grille

Dans beaucoup de MOS-FET commerciaux, la connexion du substrat n'est pas
tout le temps relie intrieurement la source. Cette connexion est alors accessible
afin que l'utilisateur puisse la relier un potentiel quelconque (normalement au point le
plus ngatif ou le plus positif de tout le montage, selon la polarit du FET).
L'utilisateur peut aussi appliquer une diffrence de potentiel entre source et
substrat (en maintenant videmment la jonction source-substrat bloque) afin d'agir
sur le courant drain. En fait, l'action du substrat est moins importante que celle du gate
et on a alors ralis des MOS avec deux gates qui agissent l'un aprs l'autre sur le canal.
Les courbes de la figure 32 montrent cette action (transistor BF998 de
Philips):

Figure 32
On obtient aussi une rduction de la capacit de raction drain-gate N1, le gate
N2 port un potentiel continu ralisant une sorte de
blindage. Ainsi, ces
composants permettent des performances extrmement intressantes en H.F.,
domaine o ils se sont pratiquement cantonns (pramplificateurs, mlangeurs,
convertisseurs, etc...).
Des caractristiques d'un tel dispositif sont donnes en annexe. La figure 33
montre un exemple d'amplificateur de
frquence intermdiaire (FI)

+24V
1nF
commande automatique du gain utilis
R4
3,9H
dans des rcepteurs radio.
680K
R1 100K
Alors que G1 est un potentiel
CAG
ngatif (grce R3), le pont R1-R2
1nF
R2
220pF
1nF
220K
G2
porte G2 un potentiel positif de
D
s
lordre de 5 6V.
Dans ces conditions le gain en
S
G1
1nF
puissance est de 28 dB 44 MHz
e
1nF
R3 100K
Ce gain se retrouve rduit de 40 50
47
dB (il peut donc devenir infrieur 1)
-12V
lorsque la tension de G2 atteint -5 V
environ.
Figure 33
M. HADDADI Cours et Exercices d'Electronique Gnrale

77

2 Partie: Lamplification- Les FET

5) Le MOS complmentaire ou CMOS

A vrai dire, le CMOS n'est pas un dispositif particulier car il est constitu
par l'intgration d'un MOS enrichissement canal N et d'un MOS identique canal P,
comme l'indique la figure 34qui traduit la structure d'un inverseur logique. Cette
disposition a t popularise au vu de ses avantages dans les circuits numriques
(portes NAND, NOR, FF, etc...)
D1
S2
G2

D2
e

S1
G1

G2
s

D1
G1

D2

S2

Type N

n+
Type P

p+

n+

p+

Compartiment
P

S1

Substrat N

+VDD

Figure 34

6) Comparaison entre J-FET et MOS-FET

Ce qui caractrise surtout le MOS-FET est son isolement du gate qui est
considrable (>1010) et qui le dsigne particulirement pour toutes les applications
o la consommation de l'lectrode de commande doit tre ngligeable (mesures
d'lectromtrie). Mais, comme on l'a vu cette caractristique constitue aussi un
inconvnient cause de la fragilit lectrostatique qui en dcoule. En ce qui
concerne son modle en petits signaux, il ne diffre gure de celui du J-FET sauf que
sa rsistance est un peu plus petite (1 50 k plutt que 100 k 1 M pour le JFET). Au modle H.F., on ajoute quelque fois en parallle sur C un diple rc entre le
gate et la source (r~250, c~0.8 pF).
Il semble aussi que le MOS-FET soit suprieur du point de vue de la
distorsion d'inter-modulation, ce qui le recommande pour la ralisation des tages
d'entre dans les rcepteurs de la radiodiffusion.

4) Le MOS-FET structure verticale ou V-MOS

Augmenter les possibilits en puissance des transistors effet de champ a
toujours proccup les chercheurs et dj en 1959 un concept de J-FET de puissance
avait t labor [2].
Depuis, on a vu apparatre successivement partir de 1964 le "Gridistor" (JFET avec une structure du gate en forme de peigne), le "MUCH-FET" (c'est encore un
J-FET construit avec plusieurs canaux), le "SIT" (initiales de Static Induction
Transistor, dispositif qui ressemble au MUCH-FET) etc... Mais le problme de
puissance dans les dispositifs effet de champ n'a trouv une solution satisfaisante
qu'aprs 1969, date de la mise au point des premiers MOS structure verticale.
M. HADDADI Cours et Exercices d'Electronique Gnrale

78

2 Partie: Lamplification- Les FET

Les MOS-FET tels que nous les avons vu jusqu'ici possdent une structure
latrale relativement peu prcise et sont connus pour avoir une rsistance leve
l'tat passant (rsistance "ON") car la longueur du canal ne peut tre trop rduite. De
mme, ils possdent de mdiocres performances en commutation de puissance car
ils prsentent une capacit leve du fait que l'lectrode gate recouvre le drain et la
source. Ainsi, le MOS-FET n'est pas bien adapt pour les hautes frquences. C'est
pourquoi on a cherch remplacer la structure latrale par une structure verticale en
V ou en U. Ces nouveaux composants ont t appels diffremment par leurs
fabriquants (MOSPOWER par Siliconix, SIPMOS par Siemens, D-MOS et COOLFET
par Fairchild, HEXFET par International Rectifier etc...). Le canal est ainsi plus court
(on a donc une rsistance "ON" plus faible) et les surfaces de recouvrement plus
faibles (la capacit est donc plus rduite). On obtient ainsi des transistors MOS
utilisables en H.F. et qui prsentent d'autres qualits supplmentaires:
- Ils supportent mieux les surcharges, ne prsentent pas de second claquage,
leur rsistance "ON" ayant un coefficient de temprature positif (CTP).
- Il est possible de les disposer en parallle sans aucun problme
(contrairement aux transistors bipolaires), leur conduction ne faisant appel qu'aux
porteurs majoritaires, leur blocage n'est pas retard par le temps de stockage de
porteurs minoritaires.
Ces qualits font que ces composants se sont imposs trs rapidement et on les
rencontre actuellement dans de trs nombreuses applications, allant du commutateur
de puissance l'amplificateur VHF.
Gate
Drain
Source
SiO2

Notez cependant quon a aussi utilis le

LDMOSFET (Lateral Double Diffused MOSFET) qui est
une structure enrichissement conue pour les applications
de puissance. Dans ce composant le canal induit est
beaucoup plus court que dans la structure classique.
Lorsque la grille est suffisamment polarise, un court canal
est induit dans la zone P et la zone N-, la rsistance entre le
drain et la source est plus faible ce qui permet des courants
et des tensions plus importantes.

Canal induit

Figure 35
Le LDMOSFET

Les vues de la figure 36 montrent la structure des deux principales

catgories de MOS-FET de puissance que l'on rencontre actuellement, la premire
technologie tant en gnral limite aux tensions infrieures 60 V
Gate
SiO2 Source
Source
SiO2
Gate
p
ID

n+
p

n+

n+

nSubstrat n+

ID

nSubstrat n+

Drain

M. HADDADI Cours et Exercices d'Electronique Gnrale

p n+

Drain
Figure 35
79

2 Partie: Lamplification- Les FET

Les MOS-FET structure verticale actuellement utiliss dans le domaine de la

commutation de puissance sont en majorit du type N enrichissement double diffuss.
La figure 36 montre titre d'exemple certaines caractristiques du transistor
IRFZ44NS de Philips.

Schma interne

Figure 37

III. CONCLUSION
Ce cours sur lequel nous ne pouvons malheureusement pas nous tendre nous a
montr combien est grande l'adaptabilit des FET qui est l'origine de leurs succs:
amplificateurs continus ou H.F., commutateurs, rsistances contrles, etc...
Ils n'ont pas russi liminer les transistors classiques, comme l'avaient
prvu sans doute leurs inventeurs, mais il est des domaines o ils sont irremplaables.
Les recherches continuent, surtout en ce qui concerne les MOS qui ont permis
l'laboration des circuits intgrs modernes trs haute densit.

M. HADDADI Cours et Exercices d'Electronique Gnrale

80

2 Partie: Lamplification- Les FET

BIBLIOGRAPHIE

1. OEHMICHEN J.P., Transistors effet de champ, Edition Radio, 1977

2. Notes d'applications Siliconix: (catalogue Siliconix FET,
1982 et
catalogue MOSPOWER, 1983)
- SHEWIN J., "FET biasing", note TA70-2 "FET as voltage controlled
resistors", note AN73-1
- OXNER E.S., Mospower Semiconductor, note TA82-2
3. MILLMAN-HALKIAS, Integrated Electronics, McGraw-Hill, 1981
4. JACKOVOPOULOS D., "Les MOSFET de puissance et leurs
applications", Electronique Applications N56 (Oct- Nov 1987) , pp.17-29
AUTRES OUVRAGES: (non cits dans ce cours. leur liste n'est pas exhaustive):
- BEAUVILLAIN R., LATY J., Electronique 1, Ed. Hachette, 1973
- AUMIAUX M., Pratique de l'lectronique t 1, Ed. Eyrolles, 1980
- LILEN H., Circuits Intgrs Numriques, Ed. Radio, 1975
- DAMAYE R., Logique Electronique et Circuits Intgrs numriques, Ed.
Radio, 1978.

M. HADDADI Cours et Exercices d'Electronique Gnrale

81

2 Partie: Lamplification- Les FET