Chapitre III

I. Diode en commutation

1
I  I S * ( e  qV kT  1 ) Avec:

2
I.1 Première approximation (diode idéale): rd  0 et Vd  0

3
I.1 Deuxième approximation : rd  0 et Vd  0

Exemple III.2:

4
I.1 Troisième approximation : rd  0 et Vd  0

rd rd

Exemple III.3:

rd

Ve ( t )  Vd
Ve ( t )  Vd  rd I  RI  I 
rd  R

A.N: I  10  0,7  9,12mA  VS  1000  9,12.10 3  9,12V

100  20 5
II. Diode Schottky
Comme nous l’avons vu précédemment, une diode ordinaire au silicium, ne fonctionne pas convenablement
aux tensions inférieures à 0,7V. Cela est dû à la barrière de potentiel de la jonction PN.
Pour travailler à de faibles tensions, on utilise des diodes Schottky.

Le principe de fonctionnement est le suivant:

 Si Ve(t)>0: la diode est polarisé en direct et passante, la boucle de réaction est donc fermé.
 VA  VB ,VS ( t )  Ve ( t ) et VS 1( t )  VS ( t )  0,7.
 Si Ve(t) < 0 : la diode est polarisée en inverse et bloquée, la boucle de réaction est donc ouverte.
 VA  VB ,VS ( t )  0V et VS 1 ( t )  VCC . 6
III. Transistor en commutation
Structure simplifiée

7
IB, IC, IE positifs
IE = IB+IC
VBE et VCE négatifs
VCE = VBE+VCB
Porteurs majoritaires = trous
IB, IC, IE positifs
IE = IB+IC
VBE et VCE positifs
VCE = VBE+VCB
Porteurs majoritaires = électrons
8
III-1. Différents régimes de fonctionnement
Mode actif

C-B inverse

B-E direct

Mode actif : BE passant, BC bloquée → VBE ≈ 0.7V et VCB >~ -0.5 V

→ VCE = VCB +VBE > -0.5 + 0.7 ~0.2 V
IC   I B
Transistor NPN en région active se comporte comme un AMPLIFICATEUR
9
 Mode saturé

C-B direct

VCE ≈ 0,2 V
B-E direct VBE ≈ 0,8 V

Mode saturé: IC ~ indépendant de IB

IC   I B

Transistor NPN en région de saturation se comporte comme un interrupteur FERMÉ

10
 Mode bloqué

C-B inverse IB  0
IC ≈ ICBO ≈ IC0

B-E inverse

Mode bloqué: Transistor NPN en région de blocage ou « cutoff » se comporte comme un

interrupteur OUVERT
11
β

12
 β

13
 I B  IC  I E  0
VCC  RC I C  VCE  VCE

VCE  VCB  VCEsat  VCB  VCE  0V


VCC  VCEsat
VCC
Donc : I Csat 
RC

N.B: la tension VCE(sat) n’est pas tout à fait nulle. Sa valeur située entre quelques dizaines de mV à quelques
centaines de mV (on prend fréquemment VCE(sat) = 0.3V) 14
III-2. Caractéristiques de sortie IC(VCE)
D’après la figure III-13, on distingue :
Pour le point A : le courant maximum IC pour un
courant IB maximum sur la droite de charge ;
Pour le point B : la tension VCE maximale pour un
courant IB minimum aussi sur la droite de charge.

Si la jonction B – E polarisé en inverse le courant IB ≈ 0, le transistor se comporte comme un interrupteur

ouvert, on dit alors qu’il est bloqué (OFF).
Donc, le transistor est passant (ON) et il agit comme un interrupteur fermé si le courant collecteur est
maximum. Dans ce cas, le courant ICmax dépend de la résistance RC et de la tension de polarisation VCC15
.
Exemple III-4 : Considérant la figure ci-dessous. Calculer RC, IB et RB.
On donne : VCC = 20V, Ve(t) onde carrée varie entre 0V et 5V, IC = 20mA et β = 40.

Pour: Ve = 5V

16
La figure III-17 représente les caractéristiques des paramètres d’un transistor réel. On remarque
que la tension VCE au point A n’est pas zéro et qu’au point B le courant IC n’est pas tout à fait
égal à zéro.

Comme il fut mention ci-dessus, notre transistor n’est pas idéal. Il ne peut se saturer ni se bloquer
immédiatement. La figure III-18 montre la sortie en tenant compte des caractéristiques réelles du
transistor.

17
 Dans la sortie, les points de plus haut potentiel
correspondent à VCC-ICB0 RC et les points de
plus bas potentiel à VCE(sat).
D’après la figure III-18, on remarque qu’on a
deux étapes :
 Lorsque Ve(t) passe de -Ve(t)  +Ve(t)
Le courant IC ne peut atteindre immédiatement
sa valeur de saturation à cause de la décharge
de la capacité intrinsèque à la jonction C – B.

 Lorsque Ve(t) passe de +Ve(t)  -Ve(t)

Pendant la saturation du transistor, un excès d’électrons est emmagasiné dans la base ce qui crée
un retard ts appelé temps de saturation et un accroissement de la durée tp de l’impulsion par
rapport à la durée de l’impulsion d’entrée.

18
III-3. Suiveur
On considère le circuit suivant :

Les équations relatives à ce circuit sont :

VS ( t )  Ve ( t )  RB .I B  0,7............( 1)
VS ( t )  (   1)RE I B   RE I B .......( 2 )

De l’équation (2), nous tirons

VS ( t )
IB 
 RE
On remplace IB dans l’équation (1), nous obtenons :
VS ( t )
VS ( t )  Ve ( t )  RB  0,7
 RE
(V ( t )  0,7 ) RE Nous remarquons que la tension de sortie
VS ( t )  e
 RE  RB dépend de l’entrée Ve(t) et des valeurs de RE,
(Ve ( t )  0,7 ) RE
VS ( t )  RB et β, mais qu’elle ne dépend pas de VCC.
R
RE  B
 19
 Chapitre IV

I- Ecrêteurs-limiteurs

1
Pour concevoir de tels écrêteurs, on utilise le plus souvent des diodes et des transistors. La figure
ci-dessous illustre les circuits les plus courants d’écrêtage d’un signal à 0V.

2
 II- Détecteur de crête:

T  R.C

Pendant le premier quart d’alternance positive, le condensateur se charge à travers la diode, à la

valeur crête du signal appliqué et Vs(T/4) = Vmax. Au-delà de t = T/4, le condensateur ne se
décharge que faiblement pendant une période du signal appliqué et, par la suite, la diode ne
conduira que pendant un intervalle de temps τ court devant la période T : τ = (t1-t2) << T.

3
La tension Vs(t) aux bornes du condensateur, décroit de sa valeur maximale Vmax à une valeur
minimale V1.
Si td est le temps de décharge du condensateur dans la charge R, la tension V1 = Vs(td) s’écrira :

La tension redressé Vs(t) est la somme d’une tension continue V0 et d’une tension d’ondulation,
d’amplitude crête à crête : ΔV.
V0 est la valeur moyenne de Vs(t) sur une période T du signal appliqué au dispositif :

On définit le taux d’ondulation de la tension redressée par :

4
III- Amplificateur opérationnel fonctionnant en comparateur
III-1. Généralités
1- Présentation de l’amplificateur opérationnel (A.O.P)

Les AOP comportent en entrée un amplificateur différentiel suivi d’un étage adaptateur
d’impédance; l’amplificateur de sortie, de type push-pull, fonctionne en classe B. toutes les
liaisons sont directes. 5
Les amplificateurs différentiels sont caractérisés par:
 Un gain en tension très important: D =   105 à 1012 .
 Une impédance d’entrée très grande: RE  105 à 1012Ω.
 Une impédance d’entrée de mode commun très grande: REMC  108 à 1012Ω.
 Une impédance de sortie faible: RE  10 à 500 Ω.
 La réjection de mode commun (D/MC) est très grande.
 La réponse en fréquence va du continu jusqu’à des fréquences assez élevées: le produit gain-
bande passante peut dépasser 100 MHz.
 Ils possèdent deux entrées notées + (l’entrée non inverseuse) et – (l’entrée inverseuse) mais ont
une seule sortie.
 Ils utilisent, sauf exception, deux alimentations +U et –U symétriques par rapport à la masse.
Ces alimentations seront omises sur les shémas.

6
2- modélisation d’un amplificateur opérationnel

La tension de sortie d’un amplificateur différentiel est donnée par:

VS   D V  V    MC V   V  
 1

Ces amplificateurs sont conçus pour avoir un gain en mode commun MC aussi faible que
possible afin de ne pas amplifier les signaux présents sur les deux entrées à la fois (mode
commun) et qui correspondent en général à un bruit parasite.

7
3- Saturation des amplificateurs opérationnels
La tension de sortie peut varier entre les valeurs extrêmes +Vsat et –Vsat (tension de saturation)
qui sont légèrement inférieures aux tensions d’alimentation. Le gain étant très grand, la saturation
de la sortie est obtenue pour des tensions d’entrée très faibles. Avec Vsat = 12V et =105,  = V+-
V-=0,12mV.
4- Amplificateur opérationnel idéal
Un amplificateur est considéré comme idéal si l’on peut admettre que:
 Son gain est infini ( = ).
 Ses impédances d’entrée sont infinies (ZE =  et ZEMC = ).
 L’impédance de sortie est nulle (ZS = 0).

Conséquences
 La tension de sortie étant finie, la tension d’entrée doit être nulle.
Les impédances d’entrées étant infinies, les courant d’entrées sont nuls.
V+-V- = e = 0 (en régime linéaire)
I+=I-=0
 Si la tension d’entrée n’est pas nulle, la tension de sortie prend sa valeur maximale qui est
la tension de saturation de l’amplificateur.
VS = +Vsat si e>0;
VS = -Vsat si e<0. 8
III-2 Circuit de base d’un comparateur

+U

-U

La sortie du comparateur prend deux états haut et bas en fonction de la différence entre les deux
signaux appliqués aux entrées. Le basculement s’effectue au moment où ɛ = V+ – V- est égal à
zéro. De plus, les niveaux VH et VB sont en général voisines des tensions d’alimentation +U et –U

On sait que: Vs = (V+ – V- )

Le gain est très grand ( > 105)
 Si V+ > V- c-a-d Ve > V0  VS = +Vsat ≈ +U
 Si V+ < V- c-a-d Ve < V0  VS = -Vsat ≈ -U

9
III-3 Comparateur à hystérésis ou trigger de Schmitt

I
V
S
 Vref 
VA  Vref  R1 I VA  Vref  VS  Vref 
R1
R1  R2 R1  R2

On fait croître VE à partir d’une valeur très négative. Au départ , on a donc: VS = +U.
Quand V- = VB > V+ = VA, la tension de sortie de vient –U. Il existe donc une tension de seuil V1
au-delà de laquelle le système change d’état (basculement).
On fait ensuite décroître VE à partir d’une valeur positive. Initialement, on a: VS = -U. On a
basculement du système pour une tension de seuil V2  V1.
 V+-V- > 0  VS = +U.
 V+-V- < 0  VS = -U.
 Basculement pour V+ = V-
10
 On a: V+ = VA et V- = VE.
Basculement lorsque: V+ = V-

VEbasculement  Vref  VS  Vref 

R1
R1  R2

 V1  Vref   U  Vref 
R1
si VS  U
R1  R2

 V2  Vref   U  Vref 
R1
si VS  U
R1  R2
Ve
V1

V2

VS
+U

-U
11
Chapitre V Conversion A/N et N/A

Chapitre V :
Chap V Conversion A/N et N/A

I- Introduction
Les convertisseurs analogique-numérique (CAN où A/N) et numérique-analogique (CNA
où N/A) permettent de faire le lien entre le mode analogique des grandeurs physiques et le
mode numérique des ordinateurs (figure V-1).
Signaux analogiques Processus physique à Signaux analogiques
(t, P, V, I, …) contrôler (t, P, V, I, …)
(Analogique)

Chaine d’action

Numérique Contrôleur micro- Numérique

processeur
CNA Calculateur CNA
Automate (API)
(Numérique)

Chaine de réaction (commande, contrôle, régulation, …)

Figure V-1 : Processus industriel.

Le but de la conversion analogique-numérique ou numérique-analogique est de faire
correspondre un nombre binaire N à une tension analogique V. Le nombre binaire N sera
caractérisé par son nombre de bits (ou chiffres) a0 à an-1 pour n bits (bi = 0 ou 1).
N  bn 1.bn  2 ...b1.b0 …..………...…….......……………………….….……………….…… (V-1)

b0 étant le bit faible ou LSB (Least Significant Bit) et bn-1 le bit de poids fort ou MSB (Most
Significant Bit).

Le nombre décimal correspondant est :

N décimal  bn 1 * 2n 1  bn  2 * 2n  2  ...  b1 * 21  b0 .......………....…………………….…… (V-2)

Exemple V-1 : n  3  N décimal b 0 2 * b1  22 * b2 .

58
1
Chapitre V Conversion A/N et N/A

La valeur de la tension V à traduire CAN ou traduite CNA est discrète et multiple d’une
valeur de base appelé le quantum de conversion q (tension analogique élémentaire) ; on a la
relation suivante :

Vvolt  qvolt * N décimal .......…………………………………...………………………....…… (V-3)

Soit :

 
V  q * bn 1 * 2n 1  bn  2 * 2n  2  ...  b1 * 21  b0 .......……...…….………………….….… (V-4)

Ainsi les deux principales caractéristiques d’un convertisseur analogique-numérique ou

numérique-analogique sont donc :

 Nombre de bits : n ;

 Tension analogique élémentaire : q.

La réalisation électronique des convertisseurs utilise des circuits intégrés linéaires ou

amplificateur opérationnels.

II- La conversion analogique-numérique

II-1. Introduction
Effectuer une conversion analogique-numérique (CAN où A/N), c’est rechercher une
expression numérique dans un code déterminé, pour représenter une information analogique
(figure V-2). Un convertisseur A/N est un dispositif qui reçoit un signal analogique continu et
le transforme en un signal discret (à la fréquence d'échantillonnage). Il existe différents types
de convertisseur qui va se différencier par leur temps de conversion et leur coût [7].

b0
b1
CAN
Ve
bn-1

Tension analogique Mot binaire

Figure V-2 : Schéma fonctionnel d’un convertisseur analogique-numérique.

2 59
Chapitre V Conversion A/N et N/A

a- Théorie de l’échantillonnage
Pour transformer un signal analogique en un signal numérique, il faut le discrétiser. On va
donc prélever régulièrement des échantillons du signal analogique pour le rendre discret et
permettre ainsi sa numérisation (figure V-3) :

Ve(t) signal d’entrée varie suivant la

fonction mathématique Vmax sinus (ω.t + ϕ)
Ve(t)
Vmax

-Vmax

b(t) T
1

0
ΔT t
Ve(t)*b(t)

T, TMOS, 4066

Ve(t) : b(t)*Ve(t) : signal

signal d’entrée. d’échantillonnage.

b(t) : commande de
l’échantillonnage.

Figure V-3 : Allure d’un signal échantillonné.

On prend ainsi des valeurs de Ve(t) à des intervalles de temps régulier (tous les Te, période
d’échantillonnage) à une fréquence Fe dite fréquence d’échantillonnage. Suite à cet

3
60
Chapitre V Conversion A/N et N/A

échantillonnage, on quantifie chaque échantillon par une valeur binaire pour la stocker sur un
support numérique.
Remarque : Si Fe = Fmax reconstitution du signal impossible.
Ve(t)

Figure V-4 : Signal échantillonné pour Fe = Fmax.

Donc, si l’on ne veut pas perdre d’informations par rapport au signal que l’on échantillonne,
on devra toujours respecter la condition : (Fe ≥ 2*Fmax) [8]. Condition plus connue par le
théorème de Shannon.
b- Théorème de Shannon
Le théorème de Shannon précise que la fréquence d’échantillonnage est au moins égale à
deux fois la fréquence maximale du signal à échantillonner, comme montre l’équation (V-5) :
1
Fe   2 * Fmax .......…................................................…………….…………....…….… (V-5)
Te

c- Théorie de quantification
+VCC (10V)
Si V  V  Vs  VCC .
Ve (Analogique)
Vref (+ 5V)
Vs (Numérique) Si V  V  Vs  0.

-VDD (0V)
Vs
Courbe idéal
(Numérique)

VCC (1)
q q

(0) Ve (Analogique)
Vref = VCC =
VCC/2= 5V 10V
Figure V-5 : Exemple d’une quantification pour un n égal à 1 bit.

4
61
Chapitre V Conversion A/N et N/A

Le signal échantillonné peut à ce stade être converti sous forme binaire (numérique) pour
être stocké. Ce codage s'appelle la quantification. Autrement dit, le rôle de la quantification
est de donner une image binaire d’un signal analogique.
De plus, la quantification q n’est plus une caractéristique du convertisseur. En effet, la
tension d’entrée maximal Ve,max étant fixée, ainsi que le nombre de bits n, le quantum se
déduit de la relation :
calibre
Quantium  .......……………...........................…………………………….….… (V-6)
2n

Exemple V-2 :
 pour un calibre (VCC) = 10V et n = 1 bit q = 5V (figure V-5).
 pour un calibre (VCC) = 10V et n = 3 bits q = 1.25V (figure V-6).
Ndécimal
Courbe idéale

7
111
6
110
101 5

100 4
q
011 3
010 2
001 1
000 0 Ve
1.25 2.5 3.75 5 6.25 7.5 8.75 10

Figure V-6 : Exemple d’un CNA à 3 bits.

Ve  N décimal * q .......……………...................................…………………………….….… (V-7)

Ve  0V  N décimal  0
V  1V  N
 e décimal  1

Pour .  8.valeurs.exactes
.

Ve  10V  N décimal  7

Donc on peut conclure que pour un convertisseur de n bits, on obtient 2n valeurs exactes.
Autrement dit, toutes les autres valeurs sont fausses, donc il y’a une erreur de quantification.
Erreur  N * q  Ve .......……………...................................…………..……………….….(V-8)

5 62
Chapitre V Conversion A/N et N/A

Erreur

Ve
q 10

Figure V-7 : Exemple de l’erreur de quantification pour n égale à 3 bits.

Pour diminuer l’erreur de quantification on décale les valeurs de référence d’un demi-
quantum (figure V-8).

Erreur
q/2
Ve
10
-q/2

Ndécimal
Courbe idéale

7
6
Courbe réale
5
4
q
3
2
1
0 Ve
10
q/2

Figure V-8 : Exemple de l’erreur de demi-quantification pour n égale à 3 bits.

L’erreur de quantification maximale est q/2.

q
 q max  .......……………...................................…………………………….……….… (V-9)
2

D’après l’équation (V-9) on a deux types de l’erreur :

q calibre
 Erreur absolu <  .
2 2 n1

6 63
Chapitre V Conversion A/N et N/A

q 2
 Erreur relative  .
Ve

q 2 1
Pr écision   n1 .......…........................…………………………….…..….… (V-10)
calibre 2

Exemple V-3 : Pour un CAN de 8 bits, on obtient une précision = 1/29 ≈ 0.2%.
II-2. Différentes types de convertisseur analogique-numérique
a- Le convertisseur à intégration simple rampe
Un convertisseur simple rampe est basé sur le principe de la conversion tension en
fréquence ou durée.

Déclenchement de
la conversion
Comparateur
R C
V1 V2 ET
-Vref
Ve V3
Intégrateur Entrée RAZ
Horloge
Compteur

N (sortie numérique)

Figure V-9 : Convertisseur à intégration simple rampe.

La figure V-9 représente le schéma synoptique d’un condensateur à intégration simple
rampe. Le principe d’un tel convertisseur est le suivant :
On charge linéairement un condensateur à l’aide d’un amplificateur opérationnel monté en
intégrateur (figure V-9) dont la tension d’entrée est constante et égale à –Vref. Cette tension
est appliquée à l’entrée d’un comparateur dont l’autre entrée reçoit la tension inconnue Ve à
convertir ; lorsque la tension rampe V1 arrive à égalité avec Ve, la tension V2 du comparateur
bascule. Le temps écoule entre le départ de la rampe t0, correspondant au début de conversion,
et le basculement au temps t1 est le résultat de la conversion-durée. En utilisant une horloge de
référence de période δ (sortie V3), la fonction logique ‘‘ET’’ entre les signaux horloge et le
créneau de durée proportionnelle à Ve donne un nombre d’impulsions N tel que [7] :
 R *C 
t1  t0  Ve *    N *  .......…...................………………….……………….….… (V-11)
 V 
 ref 

7 64
Chapitre V Conversion A/N et N/A

Ce nombre d’impulsions est compté par un compteur binaire. On dispose ainsi, en sortie du
compteur, d’un nombre binaire N proportionnel à Ve [7] :

 R *C 
N  Ve *   .......…........................…………...….………………………….….… (V-12)
 V * 
 ref 
V1 Début conversion
Ve
Pente : Vref/RC
t0 t1 t
V2 (a) sortie intégrateur.

t
(b) sortie comparateur.
V3
Période : δ

t
(c) sortie horloge.
V4
N*δ

t
(d) entrée compteur.
Figure V-10 : Diagramme des temps d’un convertisseur à intégration simple rampe.
Le temps de conversion sera donc directement proportionnel à la valeur N*δ. Pour un
convertisseur 8 bits, la conversion de la tension maximale nécessitera de compter 255
impulsions. Par conséquent, avec une horloge de fréquence 1 MHz, le temps de conversion
sera 255 µs [7]. Ce temps est relativement long et une première conclusion est que les
convertisseurs à intégration sont lents. De plus les sources d’erreurs sont nombreuses puisque
le coefficient de proportionnalité entre N et Ve contient des termes sensibles aux perturbations
extérieures (bruit, température …). La linéarité de la charge du condensateur et la résolution
du comparateur peuvent aussi introduire des erreurs. Ce type de convertisseurs, économiques
mais peu précis et lents, est amélioré en utilisant une conversion double rampe.

8
65
Chapitre V Conversion A/N et N/A

b- Le convertisseur à intégration double rampe

Le convertisseur double rampe constitue un perfectionnement important du convertisseur
simple rampe. En effet la précision devient indépendante des éléments pouvant varier : la
capacité, la résistance et la fréquence de l’horloge. La conversion s’effectue ici en deux
étapes, pilotées par une logique de contrôle qui commande deux interrupteurs (figures V-11 et
V-12).
Commande des interrupteurs K1 et K2

Début de conversion Logique de

contrôle
K1 Comparateur
R C
V1 ET
Vref K2 R
-Ve Entrée RAZ Max
Intégrateur Horloge
Compteur

N (sortie numérique)
Figure V-11 : Convertisseur à intégration double rampe.
V1
V1,max

V1,i Vref
Pente : 
R *C

Ve
Pente :
R *C
t0 t1 t2 tmax t
Δt1 Δt2
N
sortie 0…………………1 0…...…x
0…………………1 0…...…x
numérique 0…………………1 0…...…x

0…………………1 0…...…x
N1 N t
Figure V-12 : Croissance et décroissance de V1 pendant les deux étapes de la conversion et
sortie numérique correspondante.

9 66
Chapitre V Conversion A/N et N/A

La première étape consiste à appliquer la tension d’entrée –Ve à mesurer à l’entrée de

l’intégrateur pendant un intervalle de temps prédéterminé Δt1 égal à N1 périodes d’horloge. A
la fin de ce temps la tension de sortie V1 de l’intégrateur est [7]:
t1 N *
V1,i  Ve *  Ve * 1 .......…........................……………………………….….… (V-13)
R *C R *C

La deuxième étape consiste à commuter l’entrée de l’intégrateur sur une tension de

référence Vref de polarité opposée à Ve, de sorte que la tension V1 décroit linéairement et le
compteur est remis à zéro. Lors de cette décroissance, un comparateur détecte le passage par
zéro de V1 et, à cet instant, arrête le comptage. Si N est le nombre emmagasiné dans le
compteur, la durée de la décroissance est N*δ. Aussi on peut écrire [7]:
N *
V1,i  Vref * .......…........................…………………..……………………….….… (V-14)
R *C

En considérant les deux expressions de V1,i, nous avons la relation entre N et Ve :

N1 * Ve
N .......…........................…………………..…………………………….….… (V-15)
Vref

La précision d’un tel convertisseur a été fortement augmentée puisque les sources d’erreurs,
dues aux dérives des composants R, C et de la période δ, ont été éliminées. Par contre le
temps de conversion a été augmenté dans un rapport 2.

c- Le convertisseur à approximations successives

Contrairement au précédent convertisseur où toutes les combinaisons binaires sont testées
par incrémentation bit à bit, le convertisseur va utiliser une logique de commande lui
permettant de faire une recherche dichotomique dans l’ensemble des codes binaires. Le CAN
à approximation successives utilise un CNA en contre réaction (figure V-13).
Le fonctionnement de ce convertisseur est illustré sur la figure V-14. Le principe est de
déterminer les n bits du résultat en n coups d'horloge grâce à une logique générant celui-ci par
approximations successives : l’opération consiste à déterminer successivement tous les bits du
nombre représentatif de la tension d’entrée, en commençant par le bit de poids fort (MSB) et
en finissant par le bit de poids faible (LSB), suivant la sortie du comparateur Vcomp donnant le
résultat de la comparaison entre Ve et VCNA :
 Si Ve > VCNA alors Vcomp = 1 et le bit testé est forcé à 1 ;

10
67
Chapitre V Conversion A/N et N/A

 Si Ve < VCNA alors Vcomp = 0 et le bit testé est forcé à 0.

Comparateur

Ve (Analogique)
Vcomp RAZ
VCNA
Début de
Vref CNA Logique de conversion
commande
Horloge

N (sortie numérique)

Figure V-13 : Convertisseur AN à approximations successives.

VCNA
1111
Vcomp = 0 Vcomp = 0
1110
1101
1100 1011 1100
Ve 1011
1010
1010 1001
1000
Vcomp = 1 1000
Vcomp = 1 0111
0110
0101
0100
0011
0010
0001

N (sortie numérique)

Figure V-14 : Diagramme des temps d’un convertisseur A/N à approximations successives.
Cette méthode permet d’obtenir des temps de conversions identiques quelle que soit la
tension à convertir et surtout des temps de conversions très inférieurs aux précédents CAN, de
l’ordre de quelques microsecondes. De plus, la précision de ce CAN est aussi liée à celle du
CNA. Autrement dit, sa vitesse de conversion, sa simplicité de réalisation et sa précision en
font un CAN très répandu. Mais le temps de conversion obtenu reste toujours supérieur ou
comparable aux temps d’accès des calculateurs.

11
68
Chapitre V Conversion A/N et N/A

Exemple V-4 : Pour un CAN de 3 bits.

La sortie du CNA est une tension analogique Vs = q*N.
On prend q = 1V et Ve = 4.5V, le résultat de la conversion est donnée dans le tableau
suivant :
N Vs = q*N Vcomp
100b = 4 4 1 Test du MSB: 4.5 > 4 on garde MSB à 1 …
101b = 5 5 0 et on teste le bit suivant: 4.5 < 6 on remet le bit à 0
110b = 6 6 0 4.5 < 5, le LSB = 0 , le nombre cherché est 100b

Sortie série Sortie parallèle

d- Le convertisseur flash (ou par comparaison directe)

Le convertisseur flash est un convertisseur très rapide. C'est un réseau de comparateur mis
en parallèle. Un codage sur n bits nécessite 2n−1 comparateurs et 2n résistances.

Vref Vx

3*R/2 C2n-2

R C2n-3
bn-1
Décodeur N
C1 b0

R C0

R/2

Figure V-15 : Le convertisseur Flash.

Le type de conversion est lié au choix des valeurs de résistances :
Position Quantification linéaire Quantification linéaire
Résistance Centrée Par défaut
Connectée Vref 3R/2 R
….. R R
….. R R
Connectée Masse R/2 R

12
69
Chapitre V Conversion A/N et N/A

La conversion est faite en un coup d’horloge, c'est un système qui est très rapide mais qui
coûte très cher à cause de nombres des comparateurs et résistances.
Exemple V-5 : Pour un CAN flash de 2 bits nécessite 4 résistances et 3 comparateurs.

Vref Vx

3*R/2 C2
b1
C1
Décodeur N
b0
R C0

R/2

Figure V-16 : Exemple d’un convertisseur flash à 2 bits.

Vx C2 C1 C0 b1 b0
0 à 1.25V 0 0 0 0 0
1.25V à 3.75V 0 0 1 0 1
3.75V à 6.25V 0 1 1 1 0
> 6.25V 1 1 1 1 1

N N*q
10

10

01

00 Vx
1.25V 3.75V 6.25V

Figure V-17 : Allure d’un convertisseur flash à 2 bits.

III- Echantillonneur/bloqueur
III-1. Définition d’un échantillonneur/bloquer

E./B
Ve Samp./Hold Vs

Figure V-18 : Représentation symbolique de l’E/B.

13 70
Chapitre V Conversion A/N et N/A

Le rôle d’un échantillonneur bloqueur (E/B) est de maintenir constante l’amplitude de

l’échantillon prélevé tous les Te durant le temps nécessaire à sa conversion (figure V-18).
Ceci est indispensable pour des signaux à variations rapides par rapport au temps de
conversion, si l’on veut obtenir une conversion significative. Il fonctionne suivant deux états
(figure V-19).

Ve

Vs (E/B) t

E B E B E t

Figure V-19 : Evolution des tensions en entrée et sortie d’un E/B (Sample and Hold).
Echantillonneur (Sample) ou plus exactement suiveur, pendant lequel il suit les
variations instantanées du signal d’entrée ;
Bloquer (Hold) pendant lequel il conserve en mémoire la dernière valeur du signal
analogique existant avant le passage en mode blocage.
Souvent, les durées d’échantillonnage sont très réduites vis-à-vis des durées de blocage.

Interrupteur
R

Ve C Vs
Commande
(E/B)
Figure V-20 : Schéma de principe d’un échantillonneur-bloqueur.
La figure V-20 représente le circuit d’un échantillonneur-bloqueur. Ce circuit se compose
d’un interrupteur électronique (transistor MOS) qui permet l’isolement de l’entrée Ve par
rapport à la sortie Vs lors du fonctionnement en bloqueur. Une capacité C permet de
mémoriser la dernière tension présente à ses bornes. Un amplificateur opérationnel en sortie
qui permet d’augmenter la résistance de fuite du condensateur.

14
71
Chapitre V Conversion A/N et N/A

Exemple V-6 :
Pour montrer l’importance de l’emploi d’un E/B dans un circuit électronique par rapport
aux autres montages électroniques sans l’utilisation des E/B.
Pour cela, nous allons considérer :
- un signal d’entrée : tension sinusoïdale Ve(t) = Vmax* cos 2πft. Ce qui nous donne
comme variation maximum du signal :
dVe
 2 *  * f * Vmax .......……………...………...……..........................................… (V-16)
dt max

- une conversion sur n bits, ce qui correspond à une résolution de :

Vmax
q .......……………...………………………………..........................................… (V-17)
2 n 1

- un temps de conversion Tc.

Si pendant le temps de conversion le signal d’entrée varie d’une tension inférieure à la
résolution du convertisseur (CAN), alors l’emploi d’un E/B n’est pas nécessaire. Ce qui
s’exprime par la formule :
dVe
* Tc  q .......……………...…………………....................................................… (V-18)
dt max

Ce qui nous donne une fréquence maximum du signal d’entrée vis à vis du temps de
conversion :
1
f  .......……………...…………...…..........................................................… (V-19)
2 *  * Tc
n

Si on prend le cas d’une conversion sur 8 bits sans utilisation de bloqueur :

 Tc=1ms ⇒ f<1.2Hz.
 Tc=1μs ⇒ f<1.2kHz.
Dans le cas de signaux variant très lentement, ne nécessitant pas de grandes précisions
temporelles (par exemple le cas de la température), on peut envisager de ne pas utiliser d’E/B.
Mais de manière générale, les échantillonneurs - bloqueurs sont pratiquement nécessaires
dans toute opération de conversion.
III-2. Structure interne d’un échantillonneur/bloquer
Le schéma complet d’un échantillonneur/bloqueur est réalisé à partir de deux amplificateur
opérationnels. Le premier amplificateur, mis en entrée, permet ainsi de disposer d’une grande

15 72
Chapitre V Conversion A/N et N/A

impédance d’entrée. La capacité C, composant externe au circuit, est fermée sur l’impédance
d’entrée du deuxième amplificateur opérationnel pendant la phase de mémorisation.
Deux types de schémas, conduisant à des caractéristiques équivalentes, sont couramment
utilisés (figures V-21 (a) et V-21 (b)).
R2

Transistor
R1 MOS

C Vs
Ve

Commande
(E/B)
(a)
R3

Transistor
R2 C
R1 MOS

Ve Vs
Commande
(E/B)

(b)
Figure V-21 : Deux structures typiques d’un échantillonneur/bloqueur.
Le premier schéma consiste à réaliser une contre-réaction entre l’entrée et la sortie pour
diminuer le temps d’acquisition et éviter d’ajouter les erreurs de décalages mises en cascade.
Pendant la phase de blocage, le premier amplificateur est en saturation et, lors du retour en
phase d’échantillonnage, le temps d’acquisition est alors augmenté. Pour améliorer cette
transition, deux diodes, montées tête-bêche, permettent d’éviter la saturation de
l’amplificateur.
Le second schéma utilise le deuxième amplificateur monté en intégrateur. De même pour
éviter la saturation du premier amplificateur, on monte une résistance R 3 qui permet de
maintenir la sortie du premier amplificateur au voisinage de Ve.

16
73
Chapitre V Conversion A/N et N/A

IV- La conversion numérique-analogique

IV-1. Principe de la conversion numérique-analogique
La conversion numérique-analogique, que nous désignerons par CNA, consiste à
transformer une information disponible sous forme binaire en une information analogique
(figure V-22).

b0
b1
N CNA
Vs
bn-1

Mot binaire Tension analogique

Figure V-22 : Schéma fonctionnel d’un convertisseur numérique-analogique.

 N  bn 1 * 2n 1  bn  2 * 2n  2  ...  b1 * 21  b0
 .......………….…………………….......… (V-20)
Vs  q * N

La valeur analogique maximale Vs,max sera donc :

 
Vs , max  q * 2n  1 .......……………...…………………...………………………...….… (V-21)

Et la valeur minimale Vs,min autre que 0 :

Vs , min  q .......……………...…………………………...…………………...…..….….… (V-22)

La tension ces caractéristiques sont traduites par la figure V-23, qui montre le nombre de
transfert permettant de passer d’une information numérique à la sortie analogique
correspondante. En pratique, on emploie essentiellement des CNA du type parallèle et plus
particulièrement :

 CNA à résistances pondérées ;

 CNA à réseau en échelle R-2R.

17
74
Chapitre V Conversion A/N et N/A

Vs (tension analogique)

Vmax =7*q
6*q
5*q
4*q
3*q
2*q
q
0 Mot numérique
0000 0001 0010 0011 0100 0101 0110 0111
codé sur 3 bits

Figure V-23 : Courbe de transfert numérique-analogique.

Dans l’étude des circuits CNA, les différents bits du nombre binaire vont être symbolisés par
un interrupteur (0 : ouvert, 1 : fermé). Les composants électroniques du CNA contiennent
effectivement des interrupteurs, mais des interrupteurs analogiques (transistor MOS)
commandent par des signaux électriques TTL.

IV-2. Convertisseur à résistances pondérées

Le principe du convertisseur à résistances pondérées est la sommation de courants à l’aide

d’un amplificateur opérationnel (figure V-24). Les interrupteurs, correspondant aux bits b0 à
bn-1, mettent en service des résistances de valeurs croissantes dans le rapport 2, toutes
alimentées par la même source Vref. Par conséquent la résistance 2n*R est parcourue par un
courant deux fois moindre que la résistance 2n-1*R. Les courants élémentaires, correspondant
aux poids respectifs des bits, sont sommés par l’amplificateur opérationnel.
Interrupteur

Vref R
bn-1 In-1 Itot R’
2*R
Vref
bn-2 In-2

R*2n-i-1
Vref Vs
bi Ii
Vref I0
b0 R*2n-1

Figure V-24 : Convertisseur N/A à résistance pondérées.

18 75
Chapitre V Conversion A/N et N/A

En écrivant l’égalité des courants à l’entrée inverseuse de l’amplificateur opérationnel, il

vient :

 I tot  I 0  ...  I i  ...  I n  2  I n 1


 Verf * bi Verf .......…………………………...…..…….……...….… (V-23)
 i
I   * b * 2 i

 R * 2n  i 1 R * 2n 1
i

 n 1

Vs   R'*I tot   R'* I i

 i 0
 ............….… (V-24)
V   R'*V *  bn 1  ........  b1 b0  R' Vref n 1
 R    * n 1 *  bi * 2 i
 s 2n  2 * R 2n 1 * R 
ref
R 2 i 0

Remarque : Si R = R’ l’équation (V-25) sera donc :

Vs  
Vref
2n 1
 
* bn 1 * 2n 1  bn  2 * 2n  2  ...  b1 * 21  b0 .......………..……...…..…....….… (V-25)

Dans ce cas, le quantum de conversion est donc :

Vref
q .......………..……………………………………………...………..…...….… (V-26)
2n 1

Exemple V-7 : Pour un convertisseur N/A à résistance pondérées de 3 bits.

10KΩ 10KΩ
5V
b2
20KΩ
b1
40KΩ Vs
b0

Figure V-25 : Exemple d’un convertisseur N/A à résistance pondérées de 3 bits.

N b2 b1 b0 Itot Vs
0 0 0 0 0 0
1 0 0 1 125µA -1.25V
2 0 1 0 250µA -2.5V
3 0 1 1 375µA -3.75V
4 1 0 0 500µA -5V

19
76
Chapitre V Conversion A/N et N/A

5 1 0 1 625µA -6.25V
6 1 1 0 750µA -7.5V
7 1 1 1 875µA -8.75V

Vs
1 2 3 4 5 6 7 N
0
-1.25
-2.5
-3.75
Vs = -1.25*N
-5
-6.25
-7.5
-8.75

Figure V-26 : Allure d’un convertisseur N/A à résistance pondérées de 3 bits.

D’après l’équation (V-26), on peut trouver que le quantum égal à -1.25V.

IV-3. Convertisseur à réseau en échelle R-2R

Par rapport au précédent, ce type de convertisseur N/A offre l’avantage de n’utiliser que
deux valeurs de résistances, simple R et double 2*R (figure V-27).
2*R

R R

2*R 2*R 2*R 2*R 2*R Vs

b0 b1 bn-2 bn-1

Vref
Figure V-27 : Convertisseur N/A à réseau en échelle R-2R.

Pour déterminer la tension Vs à la sortie de ce convertisseur, on utilise le théorème de

Thévenin. La figure V-28 (a) montre le résultat obtenu en considérant la première cellule. La
figure V-28 (b) montre le résultat en utilisant le calcul précédent et la branche suivante.
R

2*R 2*R 2*R

b0 *Vref
b0*Vref
2
(a)

20 77
Chapitre V Conversion A/N et N/A

2*R 2*R 2*R

b0 *Vref b0 *Vref b1 *Vref
b1*Vref 
2 4 2

(b)

Figure V-28 : Schéma équivalent pour calculer Vs de la figure V-22.

Cette méthode, utilisée par récurrence, conduit au résultat recherché :

Vs 
Vref
2 n 1
 
* bn 1 * 2n 1  bn  2 * 2n  2  ...  b1 * 21  b0 ………………….…….……...….… (V-27)

Ce principe de réalisation d’un CNA est celui utilisé pour la plupart des CNA aussi bien en
technologie hybride qu’intégrée.

21

78
C.P.G.E-TSI-SAFI Les multivibrateurs

Les multivibrateurs
Un multivibrateur est un circuit qui possède deux états de fonctionnement. Selon la
stabilité de ces états, on distingue :

Multibrateur astable ;

Multibrateur monostable.
A. Multivibrateurs à base d’AOP :
I. Multivibrateur astable :
1. Schéma :
Le montage de base de cet oscillateur est le suivant :

R2
R1
i+
+ ∞
ε +
AOP
-
-
i
R VS
iC

V- C
iC

Figure 1 : astable à base d’AOP

2. Fonctionnement :
Á t = 0, on qu’on Vs = +Vsat suppose que le condensateur C est initialement déchargé, V − = 0 .
R1
Vs = +Vsat ⇒ V + = Vsat = Vh .
R1 + R2

i- R VS
ic

V- C
ic

Figure 2

dV −
La loi des mailles autour de l’AOP donne : Vs − Ri − V − = 0 , or i = c. d’où :
dt
dV −
t
−
−
V + Rc. = Vs = +Vsat , dont la solution s’écrit V = λ.e
− RC
+ Vsat où
dt
 −
t

V − ( t = 0 ) = 0 = λ + Vsat ⇒ λ = −Vsat . Finalement : V − ( t ) = Vsat 1 − e RC 
 
Donc le condensateur se charge exponentiellement à travers R pour atteindre +Vsat .

Mr BENGMAIH -1-
C.P.G.E-TSI-SAFI Les multivibrateurs

R1
V − ( t ) Croît, lorsqu’elle atteint Vh = Vsat , V + < V − et il y a basculement de Vs à −Vsat .
R1 + R2
R1
Soit cet instant t1 ; ce pendant la nouvelle valeur de V + devient : V + = − Vsat = Vb
R1 + R2
dV −
La loi des mailles donne : Vs − Ri − V − = 0 , or i = c. d’où
dt
( t −t1 )
dV − −
V − + Rc. = Vs = −Vsat , dont la solution s’écrit V − = λ.e RC
− Vsat où
dt
−
( t −t1 )
V −
( t = t1 ) = Vh = λ − Vsat ⇒ λ = Vh + Vsat . Finalement : V ( t ) = (Vh + Vsat ) e
− RC
− Vsat .
C’est une décharge du condensateur pour atteindre à l’infin - Vsat .
R1
Mais lorsque V − ( t ) atteint Vb = − Vsat ; V + > V − et la sortie bascule à +Vsat à l’instant t2.
R1 + R2
R1
Ce pendant V + = Vsat = Vh , et C se charge via R pour atteindre +Vsat .
R1 + R2
dV −
t
−
V − + Rc. = Vs = +Vsat , dont la solution s’écrit V − = λ.e RC + Vsat où
dt
−
( t − t2 )
V − ( t = t2 ) = Vb = λ + Vsat ⇒ λ = −Vsat + Vb . Finalement : V − ( t ) = ( −Vsat + Vb ) e RC
+ Vsat .
R1
V − ( t ) Croît, lorsqu’elle atteint Vh = Vsat , V + < V − et il y a basculement de Vs à −Vsat .
R1 + R2
Soit cet instant t3 ; ainsi un nouveau cycle peut recommencer.
3. Chronogrammes :
V-

R1
VH = V sat
R1 + R 2

t
t1 t2 t3
R1
VB = − V sa t
R1 + R 2
VS
T
+VSat

-VSat

Figure 3
4. Calcul de la période T de l’astable :
L’état bas du signal Vs de t1 à t2 :
( t −t )
− 2 1 t −t  V + Vsat 
V − ( t2 ) = (Vh + Vsat ) e RC − Vsat = Vb ⇒ − 2 1 = ln  b 
RC  Vh + Vsat 

Mr BENGMAIH -2-
C.P.G.E-TSI-SAFI Les multivibrateurs

 R1 
 Vsat + Vsat 
 Vh + Vsat  R1 + R2  2R 
t2 − t1 = RC ln   = RC ln   ⇒ t2 − t1 = RC ln 1 + 1  .
V
 b + Vsat   − R1 V + V   R2 
 R + R sat sat 
 1 2 
L’état haut du signal Vs de t2 à t3 :
( t3 −t2 )
−  2R 
V − ( t3 ) = ( −Vsat + Vb ) e + Vsat = Vh ⇒ t3 − t2 = RC ln  1 + 1  .
RC

 R2 
 2R 
La période T est: T = ( t3 − t2 ) + ( t2 − t1 ) = 2 RC ln 1 + 1  .
 R2 
t3 − t2
Remarque : Dans ce cas le rapport cyclique δ = = 50% .
T
R2 R2
R1 i+ R1 i+
+ ∞ + ∞
ε1 + ε2 +
AOP1 AOP2
-
- -
-
i i
VS VS
R R

V- C V- C
iC iC

Figure 4 : astable à fréquence variable et rapport cyclique fixe.

R2
R1
i+
+ ∞
ε +
AOP
-
i-
D1 VS

P
V- C D2
iC

Figure 5 : astable à fréquence fixe et rapport cyclique variable.

II. Multivibrateur monostable :
Etant initialement à l’état stable, une impulsion de commande le fait passer à l’état instable
puis, le montage revient de lui-même à l’état stable au bout d’un temps T dépendant du circuit
et appelé durée du monostable.
1. Schéma :

Mr BENGMAIH -3-
C.P.G.E-TSI-SAFI Les multivibrateurs

i-
- ∞
ε +
AOP
V- + iC
R i+
C
VS
R2
U
R1

Vréf >0
2 R1
Vsat > Vréf
R1 + R2
Figure 6 : Monostable à base d’AOP
2. Fonctionnement :
En l’absence d’une impulsion de commande, V − = − Ri − = 0 , et à l’état stable aucun
courant ne circule dans le circuit R1, R2 et C ⇒ V + = Vréf .
Alors selon Vréf , deux cas sont possibles :
• si Vréf > 0 , alors V + > V − ⇒ Vs = +Vsat
• si Vréf < 0 , alors V + < V − ⇒ Vs = −Vsat .
Pour notre étude Vréf > 0 .
Si V − = − Ri − = 0 alors V + = Vréf tout le temps c’est l’état stable. Pour faire basculer le
montage, il faut appliquer une impulsion sur l’entrée inverseuse de l’A.O.P supérieure à Vréf .
Á t1+, impulsion appliquée ⇒ V + < V − ⇒ Vs = −Vsat . Puis disparaît.
Remarque : On sait que le condensateur n’admet pas de variation brusque à ses bornes.

Figure 7

Figure 8

Mr BENGMAIH -4-
C.P.G.E-TSI-SAFI Les multivibrateurs

2 R2 2 R2
Soit un échelon V + aprés − V + avant = − Vréf . Alors à t= t1+, V + = Vréf − Vréf d’où le
R1 + R2 R1 + R2
courant i circule dans le sens positif.
Le condensateur va se charger via R1 + R2 , mais lorsque V + atteint 0 : V + > V − ⇒ Vs = +Vsat
Á ce moment de basculement :

Figure 9
2 R1
⇒ V + = Vréf − R1i = Vsat ⇒ V + > V − ⇒ Vs = +Vsat .
R1 + R2
On a V + > Vréf ⇒ le courant i circule dans le sens inverse ⇒ le condensateur C se décharge via
( R1 + R2 ) pour atteindre 0.
Lorsque V + atteint Vréf , (i=0) le montage retrouve son état initial stable.
3. Chronogrammes :
V-
Vréf
t

V+ t1
R1
2 Vsat
R1 + R2
Vréf
t
t2
R1
Vréf − 2 Vsat
R1 + R2
VS
+VSat
T
t
-VSat

Figure 10
Remarque : Vs est revenue à son état stable après T, mais il faut attendre que V+, V- et Vs
soient revenues à l’état de départ pour pouvoir donner une nouvelle impulsion. (TR= 3 à 5 τ)
4. Calcul de la durée du monostable :
du du
On a : i = C , alors : V + = Vréf − R1C .
dt dt

Mr BENGMAIH -5-
C.P.G.E-TSI-SAFI Les multivibrateurs

Vréf − V +
Or : u = Vréf − ( R1 + R2 ) i − Vs et i = .
R1
 V −V + 
d  ( R1 + R2 ) réf 
d (Vréf − ( R1 + R2 ) i − Vs ) R1
⇒ V + = Vréf − R1C = Vréf + R1C  
dt dt
+ +
dV dV
⇒ V + = Vréf − ( R1 + R2 ) C ⇒ V + + ( R1 + R2 ) C = Vréf .
dt dt
−( t −t1 )
dV +
On pose : τ = ( R1 + R2 ) C . Il vient que : V + τ = Vréf .d’où : V + ( t ) = Vréf + λ e
+ τ
.
dt
2 R1 2 R1
Á t =t1 , V + ( t1 ) = Vréf − Vsat = Vréf + λ ⇒ λ = − Vsat
R1 + R2 R1 + R2
−( t −t1 )
2 R1
D’où : V + ( t ) = Vréf − Vsat e τ
.
R1 + R2
−( t2 − t1 )
2 R1
On a : T=t2 – t1, alors à t = t2 ; V +
( t2 ) = Vréf − Vsat e τ
=0
R1 + R2
 2 R1 Vsat 
Finalement on obtient : T = t2 − t1 = τ ln  .
 R1 + R2 Vréf 
B. Multivibrateurs à base de circuits 555 :
I. Présentation du composant :
Le 555 est un circuit intégré utilisé dès que la notion de temps est importante dans un
montage.
Le 555 est un circuit intégré à la fois très connu et très simple. Il s'agit d'un timer en
boîtier DIL 8: il comporte donc deux rangées de 4 pattes. Le 555 fonctionne aussi bien en
astable ou monostable et ne requiert que trois composants périphériques, deux résistances et
un condensateur.
Il est cependant disponible en diverses versions (dont la référence ICM7555 en technologie
CMOS). Le 556 est un double 555 en boîtier DIL 14.
La masse Décharge Vcc
1 8 Vcc 1 14
Déclenchement Comparateur
2 7 Décharge 2 13 Décharge
Contrôle de
555

Comparateur
tension
Sortie 3 6 3 12
556

Remise à Contrôle de
Remise à 4 5 Contrôle de 4 11
zéro tension
zéro tension
Sortie 5 10 Remise à zéro

Déclenchement 6 9 Sortie

La masse 7 8 Déclenchement

Figure 11 : Brochage des 555 et 556.

On retiendra d'abord que le 555 peut être alimenté sous une tension continue comprise
entre 4,5 et 16 V et qu'il peut débiter un courant avoisinant la valeur, très confortable, de 200

Mr BENGMAIH -6-
C.P.G.E-TSI-SAFI Les multivibrateurs

mA. En mode astable, il est capable de fonctionner à une fréquence maximale de 500 kHz. La
précision (timing error) est très bonne, surtout en mode monostable (temporisateur).
Le schéma interne du 555 est le suivant :
8
4

r= 5kΩ

6 i+
+ ∞
ε1 Re set
5 AOP1 + S
-
i-
3
Q
r
Ic
7
i+
+ ∞
ε2 R T
2 AOP2 +
-
i-

Figure 12 : schéma interne du 555

II. Fonctionnement du 555 en mode astable (free running, en anglais) :
Soit le schéma du 555 en mode astable.
+VCC

R1
Ic 8 4
7

R2
3

6 NE 555 VS

iC
2

1 5
C

UC
10nF

Figure 13

Mr BENGMAIH -7-
C.P.G.E-TSI-SAFI Les multivibrateurs

8 4 +VCC

R1 r= 5kΩ

6 i+
+ ∞
ε1 Re set
V+(AOP1)
R2 AOP1 + S
5 -
i-
3
Q
r
Ic
i+ 7
+ ∞ VS
ε2 R
2 AOP2 +
-
-
UC i
V-(AOP2)
C r

Figure 14
Le condensateur C est supposé initialement déchargé ; Uc (0) = 0.
2 
V + ( AOP1) = U c (0) = 0 < V − ( AOP1) = Vcc ⇒ S = 0 
3 
 ⇒ Q = 0 ⇒ Vs = Vcc
1
V ( AOP1) = Vcc > V ( AOP1) = U c (0) = 0 ⇒ R = 1 
+ −

3 
si Q=0 ⇒ T est bloqué ⇒ Ic = 0.
Etant donné que les AOP sont considérés comme parfaits ; alors i+ = i- = 0.
Alors le condensateur se trouve dans le circuit suivant :
+VCC

R1

V+(AOP1)
R2

UC
C V-(AOP2)

Figure 15
−t
( R1 + R2 ) C
Le condensateur se charge, via R1 et R2. Suivant la loi : U c (t ) = Vcc.(1 − e )

Mr BENGMAIH -8-
C.P.G.E-TSI-SAFI Les multivibrateurs

2
Lorsque la tension aux bornes de C atteint Vcc ,
3
2 2 
V + ( AOP1) = U c (0) = Vcc + > V − ( AOP1) = Vcc ⇒ S = 1 
3 3 
 ⇒ Q = 1 ⇒ Vs = 0
1 2
V ( AOP1) = Vcc < V ( AOP1) = U c (0) = Vcc ⇒ R = 0 
+ − +

3 3 
si Q=1 ⇒ T est sturé ⇒ VCEsat
0.
La sortie du premier comparateur passe à 1 et commande la bascule sur "set". La sortie
de cette bascule qui, à l'origine, était à 0, passe à 1. Ce qui rend le transistor passant. Ce
transistor court-circuite alors le condensateur C en dérivant vers la masse son courant de
charge. Le condensateur se décharge via la broche 7 et R2: la tension à ses bornes diminue.
1
Lorsque celle-ci aura atteint Vcc ,
3
1 2 
V + ( AOP1) = U c (0) = Vcc − < V − ( AOP1) = Vcc ⇒ S = 0 
3 3 
 ⇒ Q = 0 ⇒ Vs = Vcc
1 1
V ( AOP1) = Vcc > V ( AOP1) = U c (0) = Vcc ⇒ R = 1 
+ − −

3 3 
si Q=0 ⇒ T est bloqué ⇒ Ic = 0.
La sortie du second comparateur passera à 1, ce qui actionnera la bascule, dont la sortie
passera aussitôt de 1 à 0. Conséquence: le transistor est bloqué et ne s'oppose plus à la charge
du condensateur. Le condensateur recommence de se charger et nous nous retrouvons dans la
situation initiale.
2
Lorsque la tension aux bornes de C atteint Vcc ,
3
2 2 
V + ( AOP1) = U c (0) = Vcc + > V − ( AOP1) = Vcc ⇒ S = 1 
3 3 
 ⇒ Q = 1 ⇒ Vs = 0
1 2
V ( AOP1) = Vcc < V ( AOP1) = U c (0) = Vcc ⇒ R = 0 
+ − +

3 3 
si Q=1 ⇒ T est sturé ⇒ VCEsat
0.
D’où un nouveau cycle peut recommencer.
Chronogrammes :
Vs

Vcc

t1 t2 t3 t4
Uc
T

2
3 Vcc
1
3 Vcc t

Figure 16

Mr BENGMAIH -9-
C.P.G.E-TSI-SAFI Les multivibrateurs

Dans cette configuration, la période T des créneaux du signal Vs est donnée par la
formule: T = (R1 + 2R2) C.ln (2)
La durée du niveau haut (ou 1) vaut: TH = (R1 + R2) C.ln (2)
et la durée du niveau bas (ou 0) vaut: TB = (R2) C.ln (2)
Il en résulte que le rapport cyclique (duty cycle, en anglais), défini comme le quotient de la
R + R2
durée du niveau haut par la durée totale du cycle, est donné par: 1 .
R1 + 2 R 2
Il sera donc très voisin de 50 % (d'où un signal quasi symétrique) si R1 est beaucoup plus
petite que R2.
Remarques : A noter que la résistance R2 est souvent remplacée par un ajustable, ce qui
permet de faire varier très aisément la période du signal, et par conséquent sa fréquence.

Mr BENGMAIH - 10 -
C.P.G.E-TSI-SAFI Les multivibrateurs

+VCC +VCC

R1 R1
8 4 8 4
7 7

D
R2 R2
3 3

6 NE 555 6 NE 555
VS
VS
2 2

iC iC
1 5 1 5

C C
UC UC
10nF 10nF

TH = ( R1 + R 2 ) .C ln 2 ; T B = R 2 .C ln 2
T H = R 1 .C ln 2 ; T B = R 2 .C ln 2 R1 + R 2
α = : ra p p o rt fix e
R1 + 2 R 2
T= ( R1 + 2 R 2 ) .C ln 2 : p é r i o d e v a r i a b le

Figure17

+VCC

R1
8 4
7
P2

D1 D2 3

NE 555
VS
6

iC
1 5
TH = ( R1 + kP2 ) .C ln 2; TB = (1 − k ) P2 .C ln 2
C
UC T = ( R1 + P2 ) .C ln 2 : période fixe
R1 + kP2
10nF α= : rapport cyclique variable
R1 + P2

Figure 18
III. Fonctionnement du 555 en mode monostable (one shot) :
Le 555 peut tout aussi bien fonctionner en mode monostable, c'est-à-dire comme un
temporisateur. Une brève impulsion négative sur son entrée 2 (trigger) va déclencher, en
sortie (output), un état haut dont la durée dépend des deux composants R et C. En d'autres
termes, la broche 2 doit être mise à la masse, par l'intermédiaire d'un bouton-poussoir ou d'un
signal externe adéquat, pour déclencher la temporisation.

Mr BENGMAIH - 11 -
C.P.G.E-TSI-SAFI Les multivibrateurs

+VCC

R
8 4
Ic
7

2 NE 555

6 3
Vcom

iC VS
1 5
C UC

10nF

Figure 19 : Schéma du 555 en

monostable.

8 4 +VCC

R r= 5kΩ

6 i+
+ ∞
ε1 Re set
V+(AOP1)
AOP1 + S
5 -
i- 3
Q
r
UC Ic
C i+ 7
+ ∞
ε2 R
2 AOP2 + VS
-
i-
Vcom
r

Figure 20
Etat stable :
C initialement déchargé Uc (0)= 0 ; et Vcom = +Vcc.
1 
V − ( AOP 2) = Vcc > V + ( AOP 2) = Vcc ⇒ R = 0 
3 
 ⇒ mémorisation
2
V ( AOP1) = Vcc > V ( AOP1) = 0 ⇒ S = 0 
− +

3 
S’agit-il de mémoriser Q = 0 où Q = 1 ?
Si Q = 0 ⇒ transistor bloqué et condensateur en charge, donc évolution de la tension,
ce qui n’implique pas la stabilité.

Mr BENGMAIH - 12 -
C.P.G.E-TSI-SAFI Les multivibrateurs

Alors Q = 1 ⇒ le transistor est saturé et condensateur est en court-circuit, donc la

tension à ses bornes demeure à 0.
Cet état reste tant qu’on n’a pas donné l’impulsion sur la broche 2 du 555.
1
Il faut que l’impulsion descend en dessous de Vcc pour pouvoir faire la comparaison
3
suivante :
−
1  1 
V ( AOP 2) =  Vcc  < V + ( AOP 2) = Vcc ⇒ R = 1
−

3  3  Q = 0 ⇒ T bloqué
⇒
2
V − ( AOP1) = Vcc > V + ( AOP1) = 0 ⇒ S = 0  Vs = Vcc
3 
L’impulsion est très brève, lorsqu’elle disparaît :
1 
V − ( AOP 2) = Vcc > V + ( AOP 2) = Vcc ⇒ R = 0 
3  Q = 0 ( mémorisation ) ⇒ T bloqué
⇒
Vs = Vcc
V ( AOP1) = Vcc > V ( AOP1) = 0 ⇒ S = 0  
− 2 +

3 
Le transistor bloqué, favorise la charge du condensateur C, via R pour atteindre +Vcc.
2
A t = t1 ; il atteint Vcc , d’où la comparaison :
3
1 
V − ( AOP 2) = Vcc > V + ( AOP 2) = Vcc ⇒ R = 0 
3  Q = 1 ⇒ T saturé
+ ⇒ 
− 2 + 2 
V ( AOP1) = Vcc < V ( AOP1) =  Vcc  ⇒ S = 1  Vs = 0
3 3  
La tension en sortie est revenue à l’état initial, alors que celle aux bornes du condensateur ne
l’est plus.Il faudra, attendre 5τ (où τ = RC) pour que toutes les grandeurs reviennent à l’état
stable.
Vcom
Vcc

1
3 Vcc
t
Uc
2
3 Vcc

t
Vs TR

Vcc
T
t
t1 t2

Figure 21
C. Multivibrateurs à base de circuits spécialisés :
Les Monostables sont des temporisateurs de courte durée qui permettent de :
- Rendre un signal furtif exploitable ;
- Créer un signal à partir d'un front.

Mr BENGMAIH - 13 -