ENISo

Base des circuits

logiques/Microélectronique:
Chapitre 1

Les Transistors

Younes LAHBIB
 ENISo Niveaux Logiques
Problème:
Chap1: Transistors en Brief

Besoin d’un composant qui permet de commuter entre

Voltage deux états logiques. Des valeurs entre [Gnd,V0max]
et [V1min, Vdd] sont acceptables
Vdd
1 logique
08/26/22

V1min Si In = 1

Indéfini Solution:
Un commutateur contrôlé par une
V0max entrée « In » peut faire l’affaire.
0 Logique
Gnd
Si In = 0

2
 ENISo Mapping between analog and digital signals

V
Chap1: Transistors en Brief

V
out
“ 1” OH
V Slope = -1
V OH
IH

Undefined
08/26/22

Region

V
IL
Slope = -1

V
“ 0” V OL
OL
V V V
IL IH in

3
 ENISo Les Switchers

A Switch! An MOS Transistor

Chap1: Transistors en Brief

VGS  V T |VGS|

Ron
08/26/22

S D

Le MOS (metal-oxide semiconductor field-effect transistor

(MOSFET)) est le plus utilisé. Le contrôle se fait par la tension
appliqué à la grille (Entrée G).
4
 Chap1: Transistors en Brief

5
08/26/22
ENISo
Le Transistor MOS
 ENISo Deux Types de Transistors MOS
D
Chap1: Transistors en Brief

NMOS G

Si VG = 5v Si VG = 0v
08/26/22

PMOS G

S
Si VG = 5v Si VG = 0v

6
 ENISo Comment les fonctions logiques
sont modélisées ?
Chap1: Transistors en Brief
08/26/22

Exemple de portes
NMOS: INVERSEUR

7
 ENISo D’autres Portes NMOS
Calculer Vf en fonction de Vx1 et Vx2 ?
Chap1: Transistors en Brief

X1 X2 f

0 0 1
0 1 1

1 0 1
08/26/22

1 1 0

8
 ENISo D’autres Portes NMOS
Calculer Vf en fonction de Vx1 et Vx2 ?
Chap1: Transistors en Brief

X1 X2 f

0 0 1
0 1 0
08/26/22

1 0 0

1 1 0

9
 ENISo Exercice 1: Modéliser une porte AND avec
des NMOS
Chap1: Transistors en Brief
08/26/22

10
 ENISo Exercice 2: Modéliser une porte OR avec
des NMOS
Chap1: Transistors en Brief
08/26/22

11
 ENISo Exercice 3: Modéliser les portes NOR,
NAND et INV avec des transistors PMOS

PMOS switch closes when switch control input is low

Chap1: Transistors en Brief

A B

X Y Y = X if A AND B = A + B
08/26/22

X B Y = X if A OR B = AB
Y

12 PMOS Transistors pass a “strong” 1 but a “weak” 0

 Chap1: Transistors en Brief

13
08/26/22
ENISo

Inverseur
Transistors CMOS
 Chap1: Transistors en Brief

14
08/26/22
ENISo
CMOS NAND
 Chap1: Transistors en Brief

15
08/26/22
ENISo
CMOS NAND
 Chap1: Transistors en Brief

16
08/26/22
ENISo
CMOS AND
 Chap1: Transistors en Brief

17
08/26/22
ENISo
CMOS NOR
 ENISo Exemple 1
Considérer la fonction:
Chap1: Transistors en Brief

Comment réalise-t-on cette fonction en technologie CMOS?

Depuis que toutes les variables sont dans leurs formes complémentaires, on peut
directement déterminer leurs (Pull-up network: PUN). PUN consiste en un transistor
PMOS contrôlé par « X1 » en parallèle avec une combinaison mettant en série « x2 » et
08/26/22

« x3». Pour la PDN on a:

Cette expression est PDN qui a un transistor « X1 » en série avec deux transistors en
parallèle « X2» et «X3 ».

18
 Chap1: Transistors en Brief

19
08/26/22
ENISo
Figure de l’exemple
 ENISo Standard Cell Layout Methodology –
1980s
Chap1: Transistors en Brief

Routing
channel
VDD
08/26/22

signals

GND

20
 ENISo Standard Cell Layout Methodology –
1990s
Chap1: Transistors en Brief

Mirrored Cell

No Routing VDD
channels
VDD
08/26/22

M2

M3
GND
Mirrored Cell GND
21
 ENISo
Standard Cells
N Well
Cell height 12 metal tracks
Chap1: Transistors en Brief

VDD
Metal track is approx. 3 + 3
Pitch =
repetitive distance between objects

Cell height is “12 pitch”

08/26/22

Out
In
2

Rails ~10
GND
Cell boundary

22
 ENISo
Standard Cells
Chap1: Transistors en Brief

With minimal VDD With silicided VDD

diffusion diffusion
routing

VDD
08/26/22

M2
Out In Out
In
In Out

M1

GND GND
23
 ENISo Standard Cells
Chap1: Transistors en Brief

VDD 2-input NAND gate

VDD

B
A B
08/26/22

Out
A

GND

24