Filière : LP_IS

Module : Microsystèmes A.U : 2017 – 2018

Semestre 5

Examen final
Durée : 2h
Consigne : la correction de votre copie tiendra compte de la clarté de votre
raisonnement et de l’optimisation de l’espace lors de la conception du circuit de
l’exercice I

Questions de cours (4,5 points)

1) Donner brièvement le procédé technologique (sans faire de dessin) de la
réalisation d’une diode à jonction PN sur silicium. (2 points)
2) Comment peut-on réaliser des transistors MOSFET de type N et P sur le même
substrat ? (1 point)
3) Rappeler brièvement les étapes de conception et simulation d’un circuit CMOS sur
le logiciel ELECTRIC. (1,5 point)

Exercice I (10,5 points)

1) Réaliser par dessin technologique (sur la feuille annexe), la fonction logique
suivante :

S  A  B.C

Remarque : Afin de faciliter le dessin, respecter les légendes des composants et

matériaux mentionnés sur la feuille annexe

Exercice II (5 points)
Soit Le circuit ci-contre
R
- Les deux résistances R sont
identiques. D1
- Les diodes D1 et D2 sont
V U
identiques et seront
R
remplacées par leur modèles à
seuil (V0 = 0,7V)
R
- Le générateur V est variable

En faisant une étude en fonction D2

des états des diodes, tracer U en
fonction de V.

Pr Fouad DEMAMI