Circuits numériques CMOS de base

Cellules numériques de base

Introduction

 Différentes caractéristiques d’une porte logique

 L’inverseur CMOS
 Cellules combinatoires en technologie CMOS

OU T
IN1
IN1 IN2 IN3 IN4
VDD

IN2

IN3

IN4

180
Slaviša Jovanović • M1-EEA • Introduction à la microélectronique • 3 octobre 2022
 Circuits numériques CMOS de base
Modèle numérique du transistor MOS

Sommaire

5 Circuits numériques CMOS de base

Modèle numérique du transistor MOS
Différentes caractéristiques de portes logiques
L’inverseur CMOS
Cellules combinatoires de base
Logique séquentielle
Exemples

180
Slaviša Jovanović • M1-EEA • Introduction à la microélectronique • 3 octobre 2022
 Circuits numériques CMOS de base
Modèle numérique du transistor MOS

Modèle numérique du MOS

Le modèle simplifié
 Etat initial :
ID
VGS = 0; VDS = VDD ; ID = 0
Vout
 Transition de VGS de 0 à VDD
0 Vin
µCox W βN
ID = (VGS −VT )2 = (VGS −VT )2 CL
2 L 2

 Point de fonctionnement
A⇒B⇒C
 Résistance moyenne entre D et S :
VDD 0 L
Rn = KP W = Rn
N
(V DD − V T N )2 W
2 L
(60)
VGS=4 G D

VGS=3
Rn
VGS=2

A
C
S S
181
Slaviša Jovanović • M1-EEA • Introduction à la microélectronique • 3 octobre 2022
Circuits numériques CMOS de base
Modèle numérique du transistor MOS

Modèle numérique du MOS

L’effet de Miller

a) circuit d'entrée b) circuit de sortie

182
Slaviša Jovanović • M1-EEA • Introduction à la microélectronique • 3 octobre 2022
 Circuits numériques CMOS de base
Modèle numérique du transistor MOS

Modèle numérique du MOS

L’effet de Miller
Capacités grille drain / grille source (région linéaire et autres effets négligés)
Cox
Cgd = Cgs =
2
VGS passe de 0 à VDD ⇒ VDS passe de VDD à0
Le courant à travers Cgd est :
dVgd Cox VDD − (−VDD ) dVDS
I = Cgd = = Cox
dt 2 ∆t dt
La tension appliquée à Cgd est 2VDD
Cgd peut être décomposé en deux capacités de valeurs 2Cgd (= Cox )

Vout
Cgd
Vin

Cgs

183
Slaviša Jovanović • M1-EEA • Introduction à la microélectronique • 3 octobre 2022
 Circuits numériques CMOS de base
Modèle numérique du transistor MOS

Modèle numérique du MOS

G D

3Cox
2 Rn Cox

S S
Constante de temps
VDD 0 V
2L2 Cox
0 DD
τn = Rn Cox = KPN W
Cox WL =
(VDD − VT N )2 KPN (VDD − VT N )2
2 L

La vitesse est proportionnelle au carré de la longueur du canal

τn %⇒ circuit plus lent

Circuit RC Modèle numérique MOS

Temps de propagation Temps de propagation
(50%)≈ 0.7RC (50%)=0.7 · Rn,p Ctotal
Temps de montée Temps de montée/descente
(10%-90%)≈ 2.2RC (10%-90%)=2.2 · Rn,p Ctotal

184
Slaviša Jovanović • M1-EEA • Introduction à la microélectronique • 3 octobre 2022
 Circuits numériques CMOS de base
Modèle numérique du transistor MOS

Modèle numérique du MOS

G D

≈ Cox Rn Cox

S S
Constante de temps
VDD 0 V
2L2 Cox
0 DD
τn = Rn Cox = KPN W
Cox WL =
(VDD − VT N )2 KPN (VDD − VT N )2
2 L

La vitesse est proportionnelle au carré de la longueur du canal

τn %⇒ circuit plus lent

Circuit RC Modèle numérique MOS

Temps de propagation Temps de propagation
(50%)≈ 0.7RC (50%)=0.7 · Rn,p Ctotal
Temps de montée Temps de montée/descente
(10%-90%)≈ 2.2RC (10%-90%)=2.2 · Rn,p Ctotal

185
Slaviša Jovanović • M1-EEA • Introduction à la microélectronique • 3 octobre 2022
Circuits numériques CMOS de base
Modèle numérique du transistor MOS

Modèle numérique du MOS

NMOS et PMOS

186
Slaviša Jovanović • M1-EEA • Introduction à la microélectronique • 3 octobre 2022
 Circuits numériques CMOS de base
Différentes caractéristiques de portes logiques

Sommaire

5 Circuits numériques CMOS de base

Modèle numérique du transistor MOS
Différentes caractéristiques de portes logiques
L’inverseur CMOS
Cellules combinatoires de base
Logique séquentielle
Exemples

186
Slaviša Jovanović • M1-EEA • Introduction à la microélectronique • 3 octobre 2022
 Circuits numériques CMOS de base
Différentes caractéristiques de portes logiques

Caractéristiques de porte logique

Fonction de transfert

 Courbe de transfert :

Tensions particulières
Vout
Vin Vout VOH : tension de sortie représentant un
état haut
VOL : tension de sortie représentant un
VOH état bas
VIH : tension minimale d’entrée pour
laquelle on est à l’état bas en sortie
VOH +VOL VIL : tension maximale d’entrée pour
2
laquelle on est à l’état haut en sortie
VM : tension d’entrée telle que
VOL + VOH
VOL VOU T =
2
Vin
VIL VM VIH

187
Slaviša Jovanović • M1-EEA • Introduction à la microélectronique • 3 octobre 2022
 Circuits numériques CMOS de base
Différentes caractéristiques de portes logiques

Caractéristiques de porte logique

Logic swing, Transition width, Noise immunity et Fan Out

 Excursion en sortie (Logic Swing ) :

VLS = VOH − VOL
Amplitude de variation possible de la sortie
 Largeur de transistion (Transition
Width ) : VT W = VIH − VIL
Variation nécessaire de la tension d’entrée
pour passer d’un état à l’autre en sortie VOH − VM VM − VOL
 Immunité au bruit (Noise Immunity ) : VN IH = VN IL =
VLS VLS
Capacité d’une porte à éliminer le bruit
 Sortance (Fan Out ) : IoutH IoutL
NH = NL =
Nombre de portes que peut commander une IinH IinL
porte logique

IoutH IinH

IoutL IinL

188
Slaviša Jovanović • M1-EEA • Introduction à la microélectronique • 3 octobre 2022
 Circuits numériques CMOS de base
Différentes caractéristiques de portes logiques

Caractéristiques de porte logique

Temps de montée, descente et retard (H et L)
 Caractéristiques transitoires

V
VOH
90%

 td : temps de retard L

Vin Vout  tr : temps de montée

 ts : temps de retard H
 tf : temps de descente
10%

VOL
t

td tr ts tf
189
Slaviša Jovanović • M1-EEA • Introduction à la microélectronique • 3 octobre 2022
 Circuits numériques CMOS de base
Différentes caractéristiques de portes logiques

Caractéristiques de porte logique

Temps de propagation et consommation

V
VOH

Temps de propagation

50% Vin Vout

B tpHL : état haut → état bas
B tpLH : état bas → état haut
tpHL + tpLH
tp :
2
VOL
t

tpLH tpHL

 Consommation : Pmoy = Pstatique + Pdynamique

I(H) et I(L) - courants fournis

P (H) + P (L) I(H) + I(L) par VDD respectivement à l’état
Pstatique = = VDD haut et à l’état bas
2 2

190
Slaviša Jovanović • M1-EEA • Introduction à la microélectronique • 3 octobre 2022
 Circuits numériques CMOS de base
L’inverseur CMOS

Sommaire

5 Circuits numériques CMOS de base

Modèle numérique du transistor MOS
Différentes caractéristiques de portes logiques
L’inverseur CMOS
Cellules combinatoires de base
Logique séquentielle
Exemples

190
Slaviša Jovanović • M1-EEA • Introduction à la microélectronique • 3 octobre 2022
 Circuits numériques CMOS de base
L’inverseur CMOS

L’inverseur CMOS
Fonction de transfert et fonctionnement

VOUT = VIN + |VTP|

Vout
VOH TP on VOUT = VIN
VDD TP on TN on
TN off
A
VOUT = VIN - VTN

TP B
TP off Zone 1 : TP Lin TN Bloqué
|VTP| TN on
Vin Vout VOL Zone 2 : TP Lin TN Saturé

Vin Zone 3 : TP Saturé TN Saturé

IDN = IDP VTN VIL VM VIH
1 2 3 4 5 Zone 4 : TP Saturé TN Lin
TN IDN Zone 5 : TP Bloqué TN Lin

Vin
0

191
Slaviša Jovanović • M1-EEA • Introduction à la microélectronique • 3 octobre 2022
 Circuits numériques CMOS de base
L’inverseur CMOS

L’inverseur CMOS
Propriétés

 Excursion en sortie « rail-to-rail »

⇒ immunité au bruit importante
 Les niveaux logiques indépendants de la taille des transistors
 Toujours un chemin entre VDD ou la masse vers la sortie
→ impédance de sortie faible (∼ KΩ) et une grande sortance
 Très grande impedance d’entrée
⇒ le courant de la grille presque 0
 Pas de chemin direct entre VDD et la masse
⇒ pas de consommation statique
 Délai de propagation est f (CL , Rn , Rp )

192
Slaviša Jovanović • M1-EEA • Introduction à la microélectronique • 3 octobre 2022
 Circuits numériques CMOS de base
L’inverseur CMOS

L’inverseur CMOS
Points caractéristiques sur la courbe Vout = f (Vin )

Tensions particulières :

VOL ≈ 0 car ID (L) = 0
→ Excursion en sortie : VLS = VDD « Rail to Rail »
VOH ≈ VDD car ID (H) = 0

( (
IDN
h (sat) i= IDP (lin) IDN
h (lin) i= IDP (sat)
VIL et VIH obtenus à partir de : dVOU T
= −1 dVOU T
= −1
dVIN VIL dVIN VIH

VM obtenu en résolvant l’équation : IDN (sat) = IDP (sat)

Inverseur symétrique
0
µn Cox 0
µp Cox
2
(W ) (VM − VT N )2 =
L n 2
(W ) (VDD
L p
− VM − |VT p |)2 VDD
v VM = 2
u 0
u µn Cox ( W )n
VDD −|VT P |+ t L V
0 ( W )p T N
µp Cox Si VT N = VT P ⇒
VM = v L
u
u µn Cox0 ( W )n
1+t L ( W )p
0 ( W )p
µp Cox L = µn
L ( W )n µp
L

193
Slaviša Jovanović • M1-EEA • Introduction à la microélectronique • 3 octobre 2022