TP2 :

LOGIQUE SEQUENTIELLE

Fait par:

CHOHAIDI Abdessamad

Année Universitaire :2022/2023

1
I. LATCH-RS :
1. Le montage de Latch-RS :

2. La table de vérité :

R S 𝑸𝒏 𝑸𝒏+𝟏 𝑸′𝒏+𝟏
0 0 0 0 1
0 0 1 1 0
0 1 0 1 0
0 1 1 1 0
1 0 0 0 1
1 0 1 0 1
1 1 0 0 0
1 1 1 0 0

3. Les combinaisons de R et S amènent à des sorties non complémentaires :

𝑺𝒊 ∶ 𝑹 = 𝟏 𝒆𝒕 𝑺 = 𝟏
4. La TV réduite :

R S 𝑸𝒊+𝟏

0 0 Q𝑖
0 1 1
1 0 0
1 1 Interdit

2
 5. La table de transition :

𝑸𝒊 𝑸𝒊+𝟏 R S
0 0 × 0
0 1 0 1
1 0 1 0
1 1 0 ×
6. Le fonctionnement et le rôle d’une bascule RS :
Une bascule RS est une fonction mémoire. Cette fonction mémoire est réalisée par un opérateur logique
qui peut stocker une information jusqu'à ce que cette information soit effacée par une autre information.

II. LATCH-D :
1. Le montage Latch-D :

2. La table de vérité réduite du latch D :

H D 𝑸𝒊+𝟏
0 0 Q𝑖
0 1 Q𝑖
1 0 D
1 1 D
3. Le principe de fonctionnement d’un latch-D :
Lorsque l'entrée de commande est au niveau H=1, l'état de la sortie suit l'état de l'entrée.

III. BASCULE-D :
1. La bascule D :

3
 2. La table de vérité :

H D 𝑸𝒊+𝟏 𝑸′𝒊+𝟏
0 × 𝑄𝑖 𝑄′𝑖

1 0 0 1
1 1 1 0

3. La différence entre une bascule D et un latch-D :

Même principe que Latch-D mais Cette bascule est également appelée bascule à retard car lorsque les
données d'entrée sont fournies dans la bascule D, la sortie suit le retard des données d'entrée d'une impulsion
d'horloge H.
4. Le front d’horloge :
La bascule D déclenchée par front positif (front montant) change sa sortie en fonction de l'entrée à chaque
transition de l'impulsion d'horloge de 0 à 1.

IV. BASCULE J-K :

1. Le montage de bascule JK :

2. L’effet de l’horloge/ le front d’horloge :

L’horloge Contrôler l'effet des entrées sur le fonctionnement de la bascule.
La bascule JK active sur un front montant du signal de commande.

3. La Table de vérité :
J K 𝑸𝒏 𝑸𝒏+𝟏 𝑸′𝒏+𝟏
0 0 0 0 1
0 0 1 1 0
0 1 0 0 1
0 1 1 0 1
1 0 0 1 0
1 0 1 1 0
1 1 0 1 0
1 1 1 0 1

4
 4. La Table de vérité réduite :
H JK 𝑸𝒏+𝟏 Commentaire
00 𝑸𝒏 Etat de mémoire

01 0 Remise à 0

10 1 Remise à 1

11 ̅̅̅̅
𝑸𝒏 Basculement

5. La particularité de la combinaison J=K=1 :

Pour J=k=1 ; Le système bascule à chaque front d'horloge.

6. Les entrées de forçage :

SET ou PRESET ou RAU (remise à 1) : cette entrée force la sortie de la bascule à l'état 1 quel que soit l'état
des autres entrées.

RESET ou CLEAR ou RAZ (remise à 0) : cette entrée force la sortie de la bascule à l'état 0 quel que soit l'état
des autres entrées.

V. Compteur asynchrone modulo 16 : Compteur 4-bits :

1. La bascule réagisse à un front descendent :
Pour la bascule réagisse à un front descendent ,doit ajouter une porte NON à la borne de l’horloge H.

2. Le montage d’un compteur 4bits :

5
 3. Remettre le compteur à zéro :

5. Le chronogramme du compteur :
H

𝐐𝟎

𝐐𝟏

𝐐𝟐

𝐐𝟑

6. Les fréquences :
𝟓𝟏𝟐 𝟐𝟓𝟔 𝟏𝟐𝟖 𝟔𝟒
𝑺𝒊 𝑯 = 𝟓𝟏𝟐 𝑯𝒛 ; 𝑸𝟎 = = 𝟐𝟓𝟔𝑯𝒛 𝑸𝟏 = = 𝟏𝟐𝟖𝑯𝒛 𝑸𝟐 = = 𝟔𝟒𝑯𝒛 𝑸𝟑 = = 𝟑𝟐𝑯𝒛
𝟐 𝟐 𝟐 𝟐

Conclusion :

Le compteur asynchrone est simplement constitué de plusieurs diviseurs de fréquence.

7. Un décompteur 4bits :
Pour obtenir un décompteur 4 bits ; on prenons les complémentaires comme des sorties ; (𝑸 ̅̅̅̅𝟎 , ̅̅̅̅
𝑸𝟏 , ̅̅̅̅
𝑸𝟐 , ̅̅̅̅
𝑸𝟑 )
Ou les entrées d’horloge des autres bascules reçoivent le signal de complémentaire de l’étage précédent.

8. Un compteur modulo 12 :
Il faut détecter la combinaison 𝑸𝟑 𝑸𝟐 𝑸𝟏 𝑸𝟎 = 𝟏𝟏𝟎𝟎 et la renvoyer sur CLEAR , 𝑸𝟑 = 𝑸𝟐 = 𝟏 ; 𝑸𝟑 𝑸𝟐 = 𝟏

9. Un compteur asynchrone 8 bits :

Il suffit d’utiliser deux compteurs asynchrones 4bits sont montées en cascade ; avec l’horloge de deuxième
compteur 4 bits remplacer par l’inverse de la dernière sortie de première compteur 4 bits.

6
 VI. Compteur synchrone :
1. Comparaison entre compteur asynchrone et un compteur synchrone :
Dans un compteur asynchrone, différence bascule sont déclenchées avec une horloge différente,
pas simultanément ,plus lent ,également appelé compteur série ,la conception est très simple, le compteur
asynchrone fonctionnera uniquement dans une séquence de comptage fixe ,et le délai de propagation est élevé,
le compteur asynchrone produit une erreur de codage

Dans un compteur synchrone toutes les bascules sont déclenchées simultanément avec la même horloge,
plus rapide, également appelé compteur parallèle, la conception est complexe, le compteur synchrone
fonctionnera dans n’importe quelle séquence de comptage souhaitée, le délai de propagation est moindre ,
le compteur asynchrone produit aucune erreur de codage .

2. Un compteur synchrone modulo 4 :

𝑸𝟏
Nbr 𝑸𝟏 𝑸𝟎 𝑱𝟏 𝑲𝟏 𝑱𝟎 𝑲𝟎
0 0 0 0 X 1 X
𝑸𝟎
1 0 1 1 X X 1 0 1
2 1 0 X 0 1 X
3 1 1 X 1 X 1 0 0 X

𝑸𝟏 𝑸𝟏 𝑱𝟏 = 𝑸𝟎
1 1 X

𝑸𝟎 𝑸𝟎
0 1 0 1

0 X 0 0 X X

𝑲 𝟏 = 𝑸𝟎 0 1 1 𝑲𝟎 = 𝟏
1 X 1

𝑸𝟏

𝑸𝟎
0 1

0 1 1 𝑱𝟎 = 𝟏

0 X X

7
 VII. REGISTRE :
1. Le montage registre universel :

2. Le rôle de chaque entrée :

CLK : l’horloge

S1 , S0 : Entrées de contrôle

SLI : Entrée série gauche

SRI : Entrée série droite

I0 ,I1 ,I2,I3 : Entrées parallèles

3. La table de registre :

Clear S0 S1 Etat initial n Etat final après réalisé Opération réalisée

après le top horloge
1 X X 0000 0000 Mise à zéro
0 0 0 0000 A3 A2 A1 A0 Pas de changement
0 0 1 A3 A2 A1 A0 SRI A3 A2 A1 Décalage a gauche
0 1 0 A3 A2 A1 A0 A2 A1 A0 SLI Décalage à droite
0 1 1 I3 I2 I1 I0 I3 I2 I1 I0 Chargement parallèle

8
Faculté des Sciences El Jadida Département de Physique

TP2 : LOGIQUE SEQUENTIELLE

I- LATCH-RS
1°/ A l’aide du simulateur LOGISIM, réaliser le montage de la figure suivante et
sauvegarder-le sous le nom : Latch-RS.:

2°/ Relever la table de vérité. Utiliser le simulateur :

3°/ Quelles combinaisons de R et S amènent à des sorties non complémentaires ?

4°/ Donner la TV réduite :
R S Qi+1

T.P. Electronique numérique 11

Faculté des Sciences El Jadida Département de Physique

5°/ Donner la table de transition :

Qi Qi+1 R S
0 ----- 0
0 ----- 1
1 ----- 0
1 ----- 1

6°/ Expliquer en 2 lignes le fonctionnement et le rôle d’une bascule RS.

II- LATCH-D

1°/ Construire un « latch » D selon le schéma ci-dessous. Utiliser pour cela le montage Latch-RS
de la question précédente.

2°/ Relever la table de vérité réduite du latch D :

H D Qn+1
0 0
0 1
1 0
1 1

3°/ Résumer en une seule phrase le principe de fonctionnement d’un latch D en précisant
ce que prend la sortie lorsque H=1.

III- BASCULE-D

T.P. Electronique numérique 12

Faculté des Sciences El Jadida Département de Physique

1°/ Remplacer le Latch D par une bascule D contenue dans la bibliothèque du logiciel
et faire le câblage :

2°/ Relever sa table de vérité

3°/ Quelle est la différence avec un latch-D
4°/ Parmi les bascules synchrones certaines réagissent sur front montant, d’autres sur
front descendant du signal d’horloge. Pour quel front d’horloge la bascule étudiée réagit-elle ?

IV- BASCULE J-K

1°/ Réaliser et étudier le montage utilisant une bascule JK

2°/ Quel est l’effet de l’horloge. Donner le front d’horloge pour lequel la bascule se
déclenche.
3°/ Relever la Table de vérité complète :

T.P. Electronique numérique 13

Faculté des Sciences El Jadida Département de Physique

4°/ En déduire la Table de vérité réduite :

H JK Qn+1 Commentaire
↓ 00
↓ 01
↓ 10
↓ 11

5°/ Quelle est la particularité de la combinaison J=K=1 ?

6°/ Certaines bascules comprennent des entrées qui imposent instantanément en dehors du
signal d’horloge un état de la bascule. Ce sont des entrées de « forçage ». Quelles sont les
entrées de forçage pour cette bascule et quel est leur rôle ?

V- Réalisation d’un compteur asynchrone modulo 16 : Compteur 4-bits

a- Principe :

Pour obtenir un compteur, on associe plusieurs bascules de types J-K ou D.

Pour un compteur asynchrone, seule la première bascule reçoit un signal d’horloge,
toutes les bascules qui suivent celle-ci sont commandées par la bascule précédente
comme indiqué dans la figure ci-dessous.

b- Réalisation :
Sachant que la bascule JK dont J = K = 1 change d’état à chaque front d’horloge H, il
est facile de concevoir un compteur binaire.
1°/ Les bascules JK proposées dans le simulateur se déclenchent pour un front montant.
Comment faut-il pour que la bascule réagisse à un front descendent ?
2°/ Réaliser le circuit logique d’un compteur 4-bits à partir de bascules JK.

T.P. Electronique numérique 14

Faculté des Sciences El Jadida Département de Physique

3°/ Ajouter une entrée RAZ pouvant remettre le compteur à zéro.

4°/ Fixer la fréquence de l’Horloge à 0,5 Hz et observer le fonctionnement du compteur
5°/ Tracer le chronogramme du compteur

6°/ Si la fréquence de l’horloge est égale à 512 Hz, quelles sont respectivement les fréquences
des signaux Q0, Q1, Q2 et Q3 ? Conclure.
7°/ Que faut-il modifier au circuit pour réaliser un décompteur 4-bits ?
8°/ Que faut-il modifier au circuit pour réaliser un compteur modulo 12 ?
9°/ Comment déduire un compteur asynchrone 8-bits à partir de deux compteurs asynchrones
4-bits ?.

VI- Compteur synchrone

1- Faire une comparaison entre un compteur asynchrone et un compteur synchrone ?

2- On désire réaliser un compteur synchrone modulo 4 à cycle complet à l’aide de
bascules JK
a- Donner la table de transition du compteur

T.P. Electronique numérique 15

Faculté des Sciences El Jadida Département de Physique

b- Donner les équations des sorties Ji, Ki après les avoir simplifiées à l’aide des
tableaux de Karnaugh

c- Réaliser le circuit à l’aide de logisim

d- Afficher le résultat du comptage à l’aide d’un afficheur 7 segments.

VII- IMPLEMENTATION ET ETUDE D’UN REGISTRE

Le schéma synoptique d’un registre universel 4-bit est le suivant :

Son schéma interne contient des bascules D et des multiplexeurs 4x1 :

A L’aide du logiciel de simulation Logisim réaliser les opérations suivantes :

1°/ Saisir sous « Logisim » un schéma structurel conforme à celui-ci dessous.

Sauvegarder votre schéma sous le nom registre_universel.

T.P. Electronique numérique 16

Faculté des Sciences El Jadida Département de Physique

2°/ Expliquer le rôle de chaque entrée

3°/ Etudier les différentes possibilités du registre puis remplir la table suivante :

Clear Etat initial n Etat final après

S0 S1 réalisé après le top Opération réalisée
horloge
1 X X
0 0 0
0 0 1
0 1 0
0 1 1

T.P. Electronique numérique 17

Faculté des Sciences El Jadida Département de Physique

Faculté des sciences – Département de Physique – El Jadida

SMI3

Travaux Pratiques d’Electronique

Numérique

A. EL FAJRI Année universitaire : 2021-2022

T.P. Electronique numérique 1