Université de Monastir

Ecole Nationale d’Ingénieurs de Monastir

Département Génie Electrique

Circuits
Programmables

TP N°2 :

Initiation à QUARTUS II

Elaboré par:
BECHEDLY WIEM
FERJANI YOUSSEF

Classe : ELEC 1 G3

Année universitaire 2022 / 2023

1
C.P
Introduction :
QUARTUS

Quartus est un logiciel proposé par la société ALTERA, permettant la gestion

complète des flots de conception CPLD ou FPGA .Ce logiciel permet la saisie
graphique ou une description « HDL VHDL ou Verilog » d’architecture
numérique, d’en réaliser une simulation, une synthèse et une implémentation sur
cible programmable. Il comprend une suite de fonctions, de conceptions au
niveau système, permettant d’accéder à la large bibliothèque d’ALTERA et un
moteur de placement routage intégrant la technologie d’optimisation de la
synthèse physique et des solutions de vérification.

1- Création d’un nouveau projet :

Pour créer un nouveau projet sous QUARTUS il suffit de passer par les
étapes suivantes :
Menu « file »  « new project wizard…»
Cliquer sur le bouton  « Next » .
Cliquer sur le bouton « Next »  3 fois.

Enfin cliquer sur le bouton « Finish» 

2- Création d’un nouveau projet :

Menu « file »  « new…» une fenêtre s’affiche :

Il faut choisir « Block Diagram/Schematic File »
Pour insérer un symbole il faut cliquer sur « Insert »  « Symbol»
Puis on enregistre le fichier : « file »  « save As…»

2
C.P
 3- Compilation du projet :

Pour compiler le projet, cliquer « Processing »  « compiler Tool »

4- Simulation du projet :

Afin de simuler le design réalisé, on doit utiliser le «  simulation wave form

editor » :
« file »  « NEW» « verification / debugging file other
files » «university program VWF»  « EDIT »  «
Insert » « insert node or bus » « node finder » «
LIST »
POUR LANCER LA SIMULATION :
« Run Functional Simulation »

Manipulation :
 CREATION D’UNE BASCULE « D » :

3
C.P
CLRN =1 :

4
C.P
CLRN =0 :

CREATION D’UNE MEMOIRE ROM :

Le temps d’accès TAA= 6.96 ns

5
C.P
 Le temps de cycle de Lecture TCL=0.86 ns

Conclusion :
La mémoire ROM a un temps de lecture et un temps d’accès qui sont faible par
rapport a l’être humain mais ils ne sont pas faibles pour le processeur qui fait des
opérations dans un intervalle de temps précis pour cela on n’utilise pas la ROM
comme une mémoire cache.

 CREATION D’UNE MEMOIRE RAM

6
C.P
Le temps d’accès TAA= 1 us

Le temps de cycle de Lecture TCL=0.001 us

7
C.P
Conclusion :
La mémoire RAM a un temps de lecture et un temps d’accès qui sont faible elle est
utilisée comme mémoire vive pour les ordinateurs pour plus de performance

 EXTENSION DES MEMOIRES DE TYPE RAM :

- Il faut 2 puces RAM 256*8 pour faire une RAM 256*16

- Taille du bus d’adresse : 8

- Taille du bus de données :  8

Après la création du projet «  Extension RAM » en fait la création d’un fichier

schématique file et en insère 2 composant RAM de la bibliothèque qui est nommée
« Ipm_ram_dq0 » Puis mettre les pins d’entrée et de sortie .

8
C.P
Conclusion :
La mémoire RAM peut subir une extension ce qui permet d’augmenter la largeur
du mot

9
C.P