Académique Documents
Professionnel Documents
Culture Documents
1
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
La Micro-informatique
C’est l’informatique qui a rapport avec les micro-ordinateurs. La micro-informatique a eu pour
effet d'introduire l'informatique dans les petites et moyennes entreprises comme chez les
particuliers.
a. Bref historique de l’informatique
Le mot informatique a été créé en 1962 par Philippe Dreyfus.
L’informatique, comme discipline scientifique et technique, s’est déployée sur deux siècles
environs : 19ème et 20ème siècle. Elle est liée à l’apparition des premiers automates et à la
mécanisation : un processus de développement et de généralisation des machines qui a commencé
au 18ème siècle en Europe avec l’industrialisation.
b. Les domaines d’application de l’informatique
L'informatique de gestion
L’informatique industrielle
L'informatique scientifique
L'informatique des télécommunications et multimédias
2. Système informatique
C’est un ensemble de ressources (moyens) matérielles et logicielles mises en œuvre pour
automatiser le traitement de l’information et répondre au besoin de l’utilisateur.
Un système informatique peut être :
Un simple ordinateur
Un ordinateur équipé de matériels bureautiques (imprimante, scanner, photocopieur).
Deux ou plusieurs ordinateurs en réseau
3. Ordinateur
C’est une machine électronique programmable capable de collecter des informations, les traiter,
les stocker et les restituer.
4. Information et ses constituants
2
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
La finesse de gravure
2.1.4. Fabricants de microprocesseurs
INTEL, AMD, CYRIX, MOTOROLA
Etc.
2.2. La mémoire centrale (mémoire principale)
C’est la mémoire qui intervient dans l’exécution des programmes ; sans elle, l’ordinateur ne peut
pas fonctionner ; elle composée de la mémoire vive et de la mémoire morte.
Mémoire morte (ROM) Mémoire vive (RAM)
Read Only Memory (Mémoire en Random Access Memory (Mémoire à
lecture seule) Accès Direct ou aléatoire)
C’est une mémoire intégrée à la C’est la mémoire de travail du
Définition carte mère et contient généralement microprocesseur ; elle stocke
des programmes écrits par le temporairement les données et
fabricant pour assurer le démarrage programmes en cours d’exécution
de l’ordinateur et gérer certains
matériels
- C’est une mémoire non volatile, - C’est une mémoire volatile, c’est-à-dire
c’est-à-dire que son contenu est qu’elle perd son contenu dès que
Caractéristiques permanent. l’ordinateur est éteint.
- Elle est en lecture seule (son - Accès en lecture/écriture (son contenu
contenu n’est pas modifiable est modifiable par le CPU)
4
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
2. Les périphériques
2.1. Définition
C’est un dispositif matériel qu’on peut connecter à l’unité centrale pour le stockage de données ou
l’échange d’information entre l’unité centrale et l’extérieur.
2.2. Les types de périphériques
On distingue différents types de périphériques selon le tableau ci-dessous :
Types de
Définition Exemples
périphériques
Ce sont des périphériques qui Clavier, souris, scanner, microphone,
Périphériques permettent de transmettre des lecteur d’empreinte digitale, lecteur de
d’entrée informations à l’unité centrale codes à barres
Ce sont des périphériques qui
Périphériques de permettent à l’unité centrale.de Ecran (ou moniteur), imprimante,
sortie transmettre des informations à son vidéoprojecteur, haut-parleur
environnement extérieur
Ce sont des périphériques qui jouent à la Ecran tactile, imprimante multifonction,
Périphériques fois les rôles de périphérique d’entrée et lecteur graveur, lecteur de disquette,
d’entrée/sortie de périphérique de sortie. disque dur, carte réseau, modem
Ce sont des périphériques qui Le disque dur, la disquette, la clé USB, la
Périphériques de d’enregistrer et de stocker des carte mémoire, le CD, le DVD, le Bluray
stockage données sur le long terme.
5
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
Périphériques
2. Logiciels d’application
2.1. Définition
6
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
7
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
Les ordinateurs portables (en anglais laptops ou notebooks), composé d'un boîtier intégrant
un écran dépliable, un clavier et un grand nombre de périphériques incorporés.
8
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
9
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
Une mémoire de masse ou mémoire secondaire ou mémoire auxiliaire est une mémoire de grande
capacité capable d’enregistrer et de stocker des informations à long terme, indépendamment de la
mémoire centrale.
a- Définition
C’est le principal support de stockage de données dans l’ordinateur ; c’est un disque magnétique
de très grande capacité (allant jusqu’à 2 To).
b- Types de disque durs
On distingue :
- Les disques IDE = Integrated Drive Electronics
- Les disques SCSI (Small Computer System Interface)
- Les disques SATA (Serial ATA)
10
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
11
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
12
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
b- Avantages
Le SSD (Solid-State drive) est un support permettant le stockage des données sur de la mémoire
Flash. Bien moins encombrant et plus léger qu'un disque dur, le SSD présente bien d'autres
avantages décisifs
- Vitesse de transfert qui surclasse largement celle des disques durs ; Plus de 500 Mo/s. De
même, le temps d'accès aux fichiers du SSD est d’environ 0,1 milliseconde contre environ 7
millisecondes pour les meilleurs disques durs.
- Le disque SSD ne comporte aucune pièce en mouvement. Cela induit un silence total en
fonctionnement. Mais l'intérêt principal se trouve au niveau de la fiabilité, nettement accrue par
rapport à un disque dur classique soumis à des contraintes mécaniques. Ils n’émettent aucune
vibration, un élément de plus à verser au crédit de la fiabilité et du confort.
- Les SSD sont quasiment insensibles aux chocs, point faible des disques durs standards. Et
c'est simple à installer !
c- Inconvénients
Le SSD a tout de même quelques défauts. Le principal est le prix encore relativement élevé au
Gigaoctet par rapport à un disque dur.
L'autre gros inconvénient du SSD est qu'il supporte un nombre limité de cycles de lecture-
écriture et d'effacement.
13
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
C’est l’unité de mesure de la capacité mémoire ; c’est aussi la longueur en bits d’un caractère du
clavier.
Les multiples de l’octet
1 Ko (Kilo-octet) = 1024 = 210 octets
1 Mo (Méga-octet) = (1024)2 = 220 octets
1 Go (Giga-octet) = (1024)3 = 230 octets
1 To (Téraoctet) = (1024)4 = 240 octets
1 Po (Péta-octet) = (1024)5 = 250 octets
1 Eo (Exa-octet) = (1024)6 = 260 octets
1 Zo (Zettaoctet) = (1024)7 = 270 octets
1 Yo (Yottaoctet) = (1024)8 = 280 octets
14
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
b) Topologie en étoile
Le nœud central reçoit et renvoie tous les messages.
Fonctionnement simple.
Moins vulnérable sur rupture de ligne.
La panne du nœud central paralyse tout le réseau.
Mode point à point (avec switch) ou diffusion (avec hub).
c) Topologie en boucle
Chaque station a tour à tour la possibilité de prendre la parole.
Chaque station reçoit le message de son voisin en amont et le réexpédie à son voisin en aval.
La station émettrice retire le message lorsqu'il lui revient.
Si une station tombe en panne, il y a mise en place d’un système de contournement de la
station.
Si il y a rupture de ligne apparaît, tout s'arrête (sauf si on a prévu une 2ième boucle).
Mode point à point.
15
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
Le principal avantage est que l'administrateur à une vision globale du réseau, qui lui permet de
résoudre rapidement les problèmes.
b) Inconvénients
- L’Indisponibilité du réseau (si les serveurs de réseau, commutateurs, routeurs ou d'autres
équipements tombe en panne, l'ensemble du réseau sera impacté)
- La propagation des virus (Si un ordinateur sur le réseau attrape un virus, ce virus peut se
propager rapidement au reste des ordinateurs)
- le cout de déploiement peut être élevé
- Pour des réseaux complexes, il faut un administrateur qualifié, à temps plein.
- Evolutivité limitée (en général, on peut doubler la taille du réseau, mais au-delà il faut
revoir toute l'architecture)
Le principal inconvénient est que si le réseau tombe en panne pour une raison quelconque, les
pertes financières peuvent être importantes.
6. Le réseau Internet
1. Définition
Internet = Inter Networking
16
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
o Notion de mot
Les systèmes informatiques manipulent des informations binaires et travaillent en général sur une
longueur fixe de bits que l’on appelle mot.
17
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
Suivant la machine, la taille du mot sera différente, les tailles classiques étant de 16, 32 ou 64 bits.
On rencontre aussi les notions de demi-mot (HALF-WORD) ou de double mot (DWORD).
0000 = Quartet
0000 0000 = Octet
Mot (WORD) de 16 bits ou 2 Octets
Double mot de 32 bits ou 4 Octets
Attention :
Ici un demi-mot fait 8 bits et un mot 16 bits ; sur une autre machine (Pentium par exemple) un
mot pourra faire 32 bits et un demi-mot 16 bits.
La représentation des nombres, à l’intérieur de la machine se fait selon deux méthodes dites
en virgule fixe et en virgule flottante.
MSB LSB
18
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
Remarque : En théorie, on peut considérer n’importe quelle base et y effectuer des calculer.
3. Changements de bases
a) Conversion base 10 vers une base b quelconque
Principe de conversion
Diviser le nombre décimal (nombre écrit en base 10) par b
Diviser le quotient obtenu par b
Répéter les divisions jusqu’à obtenir un quotient nul
Ecrire les différents restes en commençant par le dernier.
Applications
(115)10 = ( 1110011 )2
2019 8 2019 16
3 252 8 3 126 16
8 14 7 16
4 31
7 3 8 7 0
3 0
19
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
Applications
Application1
( 1110011 )2 = ( ? )10
(1 6 1 5 1 4 0 3 0 2 1 1 1 0 )2 on numérote le rang de chaque chiffre du nombre binaire
1x26 1x25 0x24 0x23 1x22 1x21 1x20 on multiplie chaque chiffre du nombre binaire par
la base exposant le rang du chiffre
= 1x26 + 1x25 + 1x24 + 0x23 + 0x22 + 1x21 + 1x20 on additionne les produits obtenus
= 64 + 32 + 16 + 0 + 0 + 2 + 1
= 115
( 1110011 )2 = ( ? )10
( 1110011 )2 = ( 115 )10
Application2
(7E3)16 = ( ? )10
(7 2 E 1 3 0 )16
7x162 + 14x161 + 3x160
= 1792 + 224 + 3
(7E3)16 = (2019)10
Applications
Application1 : (11100110110011)2 = ( ? )8
8=23 donc on regroupe les bits par lots de 3 bits de la droite vers la gauche
(011 100 110 110 011)2 = ( ? )8
3 4 6 6 3
( 11100110110011 )2 = ( 34663 )8
20
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
Principe de conversion
C’est le processus inverse du principe 3.1
Convertir chaque chiffre du nombre de base 2n en binaire sur n bits selon le tableau de
conversion
Rassembler les valeurs binaires obtenues suivant l’ordre des chiffres du nombre de base 2n
Applications
Application1 : ( 47653 )8 = ( ? )2
8=23 donc on convertit chaque chiffre du nombre de base 8 en binaire sur 3 bits
48 = 1002 78 = 1112 68 = 1102 58 = 1012 38 = 0112
donc ( 47653 )8 = ( 100 111 110 101 011 )2
e) Le tableau de conversion
BAINAIRE HEXADECIMAL OCTAL
0 0 0 0 0 0
0 0 0 1 1 1
0 0 1 0 2 2
0 0 1 1 3 3
0 1 0 0 4 4
0 1 0 1 5 5
0 1 1 0 6 6
0 1 1 1 7 7
1 0 0 0 8
1 0 0 1 9
1 0 1 0 A
1 0 1 1 B
1 1 0 0 C
1 1 0 1 D
1 1 1 0 E
1 1 1 1 F
f) Conversion d’une base b1 vers une autre base b2 quelconque
Principe de conversion
Convertir le nombre de base b1 en base 10 suivant le principe 2.1
21
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
Applications
Application1
( 4735 )8 = ( ? )9
Etape1 : Conversion base 8 vers base 10
(43723150)8
(4735)8 = (2525)10
Etape2 : Conversion base 10 vers base 9 (par divisions successives)
(2525)10 = ( 3415)9
2525 9
5 280 9
1 31 9
4 3 9
3 0
g) Conversion des nombres fractionnaires
Conversion base 10 (fractionnaire) vers une base b quelconque
Principe de conversion
Convertir normalement la partie entière suivant le principe 1.1
Multiplier la partie fractionnaire par b
La partie entière du produit obtenu sera le premier chiffre après la virgule
Multiplier encore la partie fractionnaire du produit précédent par b
Répéter ces opérations jusqu’à obtenir une partie fractionnaire nulle si possible.
Les différentes parties entières des produits seront les chiffres après la virgule dans la base
b suivant l’ordre des opérations.
Applications
Application1
(115,125)10 = ( ?)2
Partie entière
(115)10 = ( 1110011 )2
Partie entière
0,125 x 2 = 0,25
0,25 x 2 = 0, 5
0,5 x 2 = 1, 0 partie fractionnaire nulle donc arrêt de l’opération
(0,125)10 = ( 0,001 )2
Donc (115,125)10 = ( 1110011, 001)2
Application2
(2465,745)10 = ( ?)16
Partie entière
(2465)10 = (9A1) 16
Partie entière
0, 745x 16 = 11,92
22
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
0,92 x 16 = 14, 72
0,72 x 16 = 11, 52
0,52 x 16 = 6, 24
0,24 x 16 = 3, 84
0,84 x 16 = 13, 44
(0,745)10 = ( 0,BEB63D)2 ordre 6
Donc (2465,745)10 = (9A1,BEB63D)2 à l’ordre 6
Application2
( 5BAD, CA8)16 = ( ?)10
(5 3 B 2 A 1 D 0 , C - 1 A - 2 8 - 3 )16 on numérote le rang de chaque chiffre
= 5x163 + 11x162 + 10x161 + 13x160 + 12x16- 1 + 10x16- 2 + 8x16- 3
= 23 469 + 0,821397
= 23 469,821397
(5BAD, CA8)16 = (23 469,821397)10
23
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
Applications
Application1
(1110111)2 + (111111)2 = ( 10110110)
1 1 1 1 1 1 1 Retenues
1 1 1 0 1 1 1
+ 1 1 1 1 1 1
1 0 1 1 0 1 1 0
Application2
(EA9BC)16 + ( FA9BE)16 = (1E537A)16
1 1 1 1 1 Retenues
E A 9 B C
+ F A 9 B E
1 E 5 3 7 A
Application3
(ECAF,BAD)16 + ( CFA,DF)16 = (F9AA,99D)16
1 1 1 1 1
E C A F, B A D Retenues
+ C F A, D F
F 9 A A, 9 9 D
b) La soustraction
Principe de la soustraction
Pour soustraire un chiffre plus grand d’un plus petit
On ajoute la base au plus petit chiffre
On effectue la soustraction
On retient 1 qu’on ajoute au chiffre de rang supérieur immédiat à soustraire.
Applications
Application1
(1100001)2 - (111111)2 = ( 100010)2
Retenues
24
Réalisé par M. Sylvain KOFFI
Retenues
1 1 0 0 0 0 1
1 1 1 1 1
+ 1 1 1 1 1 1
0 1 0 0 0 1 1
c) La multiplication
Principe de la multiplication
Lorsque le produit de deux chiffres est supérieur au plus grand chiffre de la base
On divise ce produit par la base
On écrit le reste
On retient le quotient qu’on ajoute au produit suivant.
Applications
Application1
(10111)2 x (111)2 = (10100 001)2
10111
x 111
10 111
+
101 11
+
1011 1
10100 001
Application2
(FAD)16 x (45)16 = ( ? )16
FAD
x 45 54 16 78 16
5x13 = 65 65 16
4E 6 1 1 4 6 3 14 4
+ 5x10 = 50 ---> 50 + 4= 54
3EB4
5x15 = 75---> 75 + 3= 78
489A1 52 16 43 16 62 16
4x13 = 52 4 3 11 2 14 3
4x10 = 40 ---> 40 + 3= 43
4x15 = 60---> 60 + 2= 62
d) La division binaire
Principe de la division binaire
Lorsque le dividende est supérieur au diviseur, le quotient vaut 1 sinon il vaut 0
Les autres règles sont les mêmes que celles de la division (classique) en base 10
Applications
Application1
(1001110 )2 : ( 110 )2 = ( ? )2
25
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
1001110 110
110 1101
00111
- 110
0011
110
- 110
000
26
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
N = nombre codé
M = mantisse : nombre de X chiffres de la base B
E = exposant : nombre de Y chiffres de la base B
+/- = codage du signe : positif ou négatif
Le nombre est présenté sous forme normalisée pour déterminer la mantisse et l’exposant.
E
Pas de chiffre avant la virgule : 0,XXXXX x B
1. Le code ASCII
Le code ASCII (American Standard Code for Information Interchange) est l’un des codes les plus
utilisés en informatique. Il a été défini, en 1963, aux Etats-Unis puis repris ensuite par les
organismes de normalisation des transmissions internationales de données qui en ont fait le code
ISO à 7 bits (International Standard Organization) ou code CCITT N° 5 (Commission
Consultative Internationale des Téléphones et Télécommunications).
Ce code ASCII à 7 bits définit 128 combinaisons binaires différentes autorisant la codification de
128 symboles ou commandes. Il est aussi dit ASCII Standard. L’utilisation du tableau des codes
ASCII se fait de manière simple. Ainsi, pour coder la lettre A en ASCII, l’observation du tableau
montre qu’elle se trouve à l’intersection de la colonne de valeur hexadécimale 4 et de la ligne de
valeur hexadécimale 1.
Le code ASCII de la lettre A est donc 41 en hexadécimal (souvent noté 41H). Certains langages ou
logiciels peuvent utiliser une codification des caractères ASCII en décimal et non pas en
hexadécimal. Le caractère A précédemment serait alors codé 65 et non plus 41H. Par exemple, en
BASIC, l’instruction PRINT CHAR(65) affiche le A alors que PRINT CHAR(41) affiche la
parenthèse fermante « ) ».
Inversement, si l’on cherche à quel caractère correspond le code ASCII 2AH il suffit d’observer le
tableau des codes, colonne 2 ligne A. L’intersection de ces colonne/ligne nous donne la
correspondance, soit ici le caractère *.
Le code ASCII est souvent assimilé à un code à 8 bits car on ajoute généralement aux 7 bits initiaux,
un bit de contrôle (bit de parité), souvent inutilisé et mis à 0 dans ce cas. Quand ils n’utilisent pas
le bit de contrôle, les constructeurs s’en servent alors pour définir leur propre jeu de caractères, en
y intégrant notamment les caractères graphiques, on parle alors d’un code ASCII étendu ou code
ASCII à 8 bits.
Le jeu de caractères standard intègre certains « caractères », qui ne sont utilisés que dans des cas
particuliers. Il en est ainsi des caractères EOT, ENQ ou autres ACK – qui ne sont pas d’un usage
courant mais sont destinés à la transmission de données (par exemple entre l’ordinateur et
27
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
l’imprimante, entre deux ordinateurs, …). Ces codes sont souvent utilisés par les constructeurs pour
représenter d’autres symboles.
28
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
(C0) permet de coder les caractères de commande utilisés pour la gestion de la communication et
des écrans.
Pour accéder aux caractères définis dans la grille G2, il faut d’abord envoyer le caractère de
commande 19H (repéré SS2 dans C0), et pour obtenir les caractères de la grille G1 il faudra d’abord
émettre le code OEH (repéré S0 dans C0).
29
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
Il est donc nécessaire d’assurer une transmission convenable des informations. Pour cela on utilise
divers moyens allant du simple contrôle de parité jusqu’à l’élaboration de codes très sophistiqués.
1. Le contrôle de parité
Le contrôle de parité fonctionne selon un principe très simple. Aux n bits que comporte le code à
l’origine on ajoute 1 bit supplémentaire. Ce bit est positionné de telle sorte que le nombre total des
bits à 1 soit :
pair (code dit à parité ou abusivement à parité paire), ou au contraire,
impair (code dit à imparité ou abusivement à parité impaire).
30
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
L’efficacité d’un tel code sera d’autant meilleure que les mots qui le constituent seront distincts les
uns des autres. On définit ainsi une « distance » entre les différents mots qui composent le code,
dite distance de Hamming, correspondant au nombre de bits qui varient entre deux mots successifs
du code.
Plus la distance de Hamming est importante et plus efficace sera le code.
Entre les deux nombres binaires 01010101 et 00001111 nous pouvons observer la variation
(distance) de 4 bits, ce qui signifie qu’il faut quatre erreurs simples pour transformer l’un de ces
mots en l’autre.
Parmi les codes de blocs on rencontre communément :
- le contrôle de parité verticale, parfois aussi nommé VRC (Vertical Redundancy Checking), dont
le principe de la parité a été décrit précédemment,
- le contrôle de parité longitudinale, ou LRC (Longitudinal Redundancy Checking), dont nous
traiterons bientôt,
- ainsi que divers codes, dit i parmi n, généralement associés à une information de redondance tels
que les codes 3B4B, 4B5B, 5B6B ou 8B10B, ...
Dans ce type de code, seules les combinaisons comportant i bits à 1 sont valides parmi les 2n
possibles.
C’est le cas du code 8 dont 4 où seules 70 combinaisons sur les 256 possibles sont valides, de telle
sorte que chacune ne comporte que 4 bits à 1.
La distance de Hamming d’un tel code est 2. En effet, si on observe la progression des
combinaisons répondant aux conditions de validité définies précédemment, on constate que le
nombre de bits qui évoluent d’un mot valide du code à un autre mot valide du code est 2.
Ce type de code permet d’assurer la détection des erreurs simples, c'est-à-dire n’affectant qu’un
seul bit du caractère transmis. Nous présenterons ultérieurement dans ce chapitre le fonctionnement
des codes de blocs 4B5B et 8B10B d’un usage courant en transmission de données dans les réseaux
locaux.
Si on a une distance de Hamming égale à 1, cela implique qu’un seul bit évolue entre chaque mot
du code donc, si une erreur de transmission affecte un ou plusieurs bits, il n’est pas possible de la
31
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
détecter car toutes les combinaisons binaires sont des mots du code. Avec une distance de
Hamming de 2, telle que nous l’avons vue dans le code 8 dont 4, si une erreur de transmission
transforme un 0 en 1 nous aurons alors 5 bits à 1 et il est donc simple de détecter l’erreur (puisque
par définition il ne devrait y avoir que 4 bits à 1), en revanche on ne sait pas quel est le bit erroné.
Le raisonnement est le même si une erreur transforme un 1 en 0 auquel cas nous aurions 3 bits à 1
et donc détection de l’erreur mais sans possibilité de correction.
On peut d’une manière plus générale considérer le tableau suivant :
En utilisant ces codes de blocs, et le contrôle de parité, il est possible d’assurer une vérification dite
par parités croisées ou LRC/VRC qui, en augmentant la distance de Hamming, assure une meilleure
détection et la correction de certaines erreurs. Il convient pour cela de grouper les caractères en
blocs et d’ajouter à la fin de chaque bloc un caractère supplémentaire dit LRC (Longitudinal
Redundancy Checking) qui se combine au contrôle VRC (Vertical Redundancy Checking).
On souhaite transmettre les caractères PAG en code ASCII.
En fait le caractère VRC est un contrôle de parité verticale tandis que le LRC est un contrôle de
parité horizontale (longitudinale).
Les valeurs hexadécimales des caractères transmis seraient donc, dans cet exemple, 50 41 47 56 et
non pas simplement 50 41 47 comme leur code ASCII pouvait le laisser penser.
La distance de Hamming est ici égale à 4 : en effet le changement d’un seul bit de données entraîne
la modification d’un bit du caractère de contrôle VRC, d’un bit du caractère de contrôle LRC et de
la parité croisée, soit 4 bits en tout.
32
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
Un tel code détecte donc toutes les erreurs simples, doubles ou triples et peut corriger toutes les
erreurs simples. Ainsi, en reprenant les caractères précédemment transmis, et si on considère
qu’une erreur de transmission a affecté un des bits :
Voyons comment va procéder le système pour détecter et corriger une erreur simple telle que ci-
dessus.
La résolution de ce problème est en fait relativement simple. Il suffit, en effet, de s’assurer dans un
premier temps de ce que la parité croisée vérifie bien les codes LRC et VRC. Ici, la parité croisée
nous indique un bit à 0. La parité semble donc bien respectée sur les bits de contrôle VRC et sur
les bits de contrôle LRC. L’erreur ne vient donc pas d’eux a priori.
En revanche, si l’on vérifie les parités LRC on peut aisément détecter la ligne où s’est produite
l’erreur.
En vérifiant les parités VRC on détecte facilement la colonne erronée. L’intersection de cette ligne
et de cette colonne nous permet alors de retrouver le bit erroné et partant, de le corriger.
33
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
A partir d’une information de départ I(x) de i bits on va alors construire une information redondante
R(x) de r bits et l’émettre à la suite de I(x), de telle sorte que le polynôme résultant N(x) soit
divisible par le polynôme générateur G(x).
A la réception, on divise le polynôme N(x) reçu par le même polynôme G(x) et le reste de cette
division doit alors être nul s’il n’y a pas eu d’erreur de transmission.
Soit le message 10011011 (i = 8) que l’on peut traduire par le polynôme I(x) :
1 * X7 + 0 * X6 + 0 * X5 + 1 * X4 + 1 * X3 + 0 * X2 + 1 * X1 + 1 * X0
ou plus simplement : I(x) = X7 + X4 + X3 + X1 + X0
Le polynôme générateur choisi, ici, est (arbitrairement) G(x) = X3 + 1 avec r = 4 (r étant égal au
nombre de bits qui constituent le polynôme générateur).
On multiplie alors I(x) par le polynôme G(x) -1.
On effectue ensuite la division du polynôme ainsi obtenu par le polynôme générateur soit
X10 + X7 + X6 + X4 + X3 à diviser par X3 + 1. Soit en binaire :
Il suffit donc d’ajouter le reste trouvé au dividende I(x) initial (10011011) pour obtenir un
dividende divisible par le diviseur (ce qui est le but recherché) :
L’information transmise sera alors 10100010 I’(x), à laquelle il faut adjoindre le reste r, soit en
définitive : 10100010-0111.
A la réception, le système divise le I’(x) reçu par le polynôme générateur (et le reste de cette
division doit alors être nul si la transmission s’est bien passée) il ne lui reste plus maintenant qu’à
retrancher le r reçu de I’(x) pour retrouver l’information émise.
Le choix d’un bon polynôme générateur est important si l’on veut détecter un maximum d’erreurs.
Un polynôme très utilisé, normalisé par le CCITT est X16 + X12 + X5 + 1.
Ce polynôme permet de détecter :
- 100 % des erreurs simples ou doubles, - 100 % des erreurs sur un nombre impair de bits,
- 100 % des paquets d’erreurs d’une longueur ≥ 16 bits,
- 99,99 % des paquets d’erreurs d’une longueur > 18 bits.
Un tel code permet donc de diviser le taux d’erreur moyen par 100 ou 1000, suivant le type d’erreur,
et n’introduit qu’une redondance de 16 bits pour des messages dont la taille courante est de l’ordre
34
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
de 1000 bits. Dans la pratique, ces codes seront utilisés en télétransmission entre deux appareils
reliés par un réseau téléinformatique.
I. Définitions
a) « L'algèbre de Boole inventée par le mathématicien anglais Georges Boole, 1815-1864 est un
ensemble de variables à deux états de vérités : 1 (vrai) et 0 (faux), manipuler par un nombre
limité d'opérateurs : et, ou, non. ». Il contient un ensemble de théorèmes mathématiques qui
précisent les fondements théoriques de la logique binaire ou booléenne.
L’algèbre de BOOLE ne traite que de la logique combinatoire, c’est à dire des circuits numériques
dont la sortie ne dépend que de l’état présent des entrées (sans mémoire des états
passés). A chaque opérateur logique booléen (NON, ET, OU, NON ET, NON OU, OU
exclusif, NON OU exclusif), on va associer un circuit numérique combinatoire élémentaire.
35
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
c) L’opérateur OR (OU)
L’opérateur OR (OU) porte sur deux variables d’entrée. Si A et B sont les variables d’entrée,
alors S = A+B. S est vraie si A OU B sont vraies. L’opérateur OR est symbolisé par le plus
(+) comme l’addition en mathématique. On peut voir cette fonction comme l’opérateur
maximum (max) qui prend la plus grande des deux valeurs. Le tableau suivant résume
l’action de cet opérateur.
36
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
37
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
38
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
39
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
2) La négation d’une somme de variables est égale au produit des négations des variables. Par
exemple :
Remarque importante :
Dans la majorité des cas la sortie d'une fonction est soit 0 ou 1. Mais dans certains cas, pour
certaines fonctions, la sortie peut être indifférente (elle peut être considérée comme un
1 ou un 0) pour une ou plusieurs combinaison d'entrées. On la note dans ce cas par "X".
40
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
41
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
1. Simplification algébrique
Dans cette première méthode, on se base essentiellement sur les lois de l'algèbre de Boole pour
simplifier les expressions logiques.
Malheureusement, il n'est pas toujours facile de savoir quel théorème il faut évoquer pour obtenir
la simplification minimale.
42
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
- Tous les bits à 1 du tableau doivent être englobés dans au moins un bloc (un bloc à une taille
de 1, 2, 4, 8 ... bits)
- Un bit à 1 peut appartenir à plusieurs blocs
- On doit créer les blocs les plus gros possibles
- A chaque bloc correspond un terme (une « sous-fonction ») formé comme suit :
- Pour le bloc, si une variable varie (prend les valeurs 0 et 1), on ne la prend pas en compte
- On ne conserve que les variables qui ne varient pas. Si une variable A reste à 1 : on note A
Si elle reste à 0 : on note
- Le terme logique du bloc correspond au ET de ces variables qui ne changent pas
- La fonction logique simplifiée est le OU de tous les termes des blocs trouvés
Remarque : D’une manière générale, pour une fonction de n variables, un regroupement de 2k
cases nous donnera un terme de (n-k) variables.
43
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
Pour une combinaison binaire de n entrées => une seule ligne sera mise à 1
La sortie activée est celle qui porte le rang de la valeur des entrées (A est la valeur de plus
fort poids).
Table de vérité
44
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
Remarque :
- Les entrées de données peuvent avoir une taille m >= 1
- La sortie S du multiplexeur doit avoir la même taille que les données.
45
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
Equation de la sortie :
Logigramme de la sortie
Où:
A et B sont les deux bits du rang n à additionner
Re est une retenue de l’étage précédent qui doit être prise en considération dans l'addition.
S est le résultat de l'opération d'addition du rang
Rs est la retenue provoquée par l'addition et renvoyée vers l’étage suivant
46
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
b) Application 1
Etablir la table de vérité et le logigramme d'un demi-additionneur
c) Application 2
Etablir la table de vérité et le tableau de karnaugh d'un additionneur complet 1 bit. Donner le
logigramme de cet additionneur à l'aide des portes logiques de votre choix.
La table de vérité
Tableau de Karnaugh de S
Tableau de Karnaugh de Rs
47
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
Logigramme
48
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
Q
Bascule
Q
La bascule est le circuit de mémorisation le plus répandu. Elle a aussi pour rôle d’élaborer un
diviseur de fréquence par deux. Elle est un système séquentiel constitué par une ou deux entrées et
deux sorties complémentaires. On l’appelle ainsi « bascule bistable » car elle possède deux états
stables. On distingue 4 types de bascules : RS, D, JK, et T
Bascule RS
49
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
NB : L’état R=S=1 est un état interdit puisqu’il nous donne le deux sorties complémentaires Q et Q au
même état ce qui n’est pas logique.
50
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
51
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
L’unité centrale de traitement est constituée des deux sous-ensembles que sont l’unité de calcul et
l’unité de commande.
a) L’unité de calcul (UAL)
C’est au sein de ce bloc fonctionnel aussi appelé unité arithmétique et logique (UAL), que son
réalisées les opérations arithmétiques telles que l’addition, la soustraction, l’addition, la division
et les traitements logiques de comparaisons sur les données.
b) L’unité de calcul (UAL)
Cette unité a pour rôle de gérer le bon déroulement du ou des programmes en cours. C’est à
l’intérieur de cette unité d commande que va être placée l’instruction à réaliser et c’est elle qui, en
fonction de cette instruction, va répartir les ordres aux divers organes de la machine (lire une
information sur disque, faire un calcul, écrire un texte sur l’écran). Une fois l’instruction
exécutée, l’unité de commande doit chercher l’instruction suivante ; pour elle dispose d’un
registre particulier, jouant le rôle de « compteur d’instructions », qui porte le nom de compteur
ordinal.
c) La mémoire centrale
La mémoire centrale peut être représentée comme un ensemble de « cases » ou cellules, dans
lesquelles on peut ranger des informations qui auront toutes la même taille, le mot mémoire. Ces
mots mémoire qui représentent les instructions composant les programmes, ont une taille variant
suivant le type de machine (8, 16, 32 ou 64 bits …).
Afin de pouvoir retrouver dans la mémoire centrale la cellule qui contient le mot mémoire que
l’on cherche, les cellules sont repérées par leur adresse (emplacement) dans la mémoire, c’est-à-
dire qu’elles sont numérotées (généralement en hexadécimal) de la cellule d’adresse 0 à la cellule
d’adresse FFFF par exemple.
d) L’unité d’échange
Cette unité d’échange a pour rôle de gérer les transferts des informations entre l’unité centrale et
l’environnement du système informatique. Cet environnement correspond en fait aux
périphériques tels que le disque dur, l’imprimante, l’écran ….
Cette transformation d’une instruction d’un langage évolué ( BASIC, COBOL, PASCAL, C …)
en langage binaire se fait grâce à un programme spécial du système appelé interpréteur ou
compilateur selon le mode de traduction qu’il met en œuvre. La transformation d’un langage non
52
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
évolué ou langage d’assemblage en une série binaire dépend du microprocesseur utilisé (Intel
Pentium, Alpha-64, Power PC, …) et se réalise grâce à un programme spécial du système appelé
assembleur.
De même que les instructions sont codées, les données sont codées grâce aux codes tels ASCII,
EBCDIC, … ou représentées sous une forme virgule flottante, entier binaire, …
Par exemple, sur le microprocesseur Z80, une instruction écrite par l’homme sous une forme
mnémonique : ADD A,C (instruction du langage d’assemblage qui effectue l’addition du
contenu du registre A avec le contenu du registre C et range le résultat dans le registre A) se
traduit après assemblage, par la suite binaire 10000001 que, pour faciliter la compréhension par
l’utilisateur, on représente le plus souvent par son équivalent hexadécimal 81H.
Quan l’unité de commande reçoit une telle instruction, elle sait quel « travail » elle doit réaliser et avec
quelles données. Elle déclenche à ce moment-là une suite ordonnée de signaux de commandes (on dit
aussi microcommandes) destinés à l’activation des composants du système qui entrent en jeu dans
l’exécution de cette instruction (mémoire, unité de calcul, …).
Or, ainsi que nous l’avons dit précédemment, les données sont rangées dans les cellules de la
mémoire centrale où elles sont repérables grâce à leur adresse. Une terminologie plus précise
nous amène donc à utiliser comme appellation de ces zones :
La zone opération
Cette zone permet à la machine de savoir quelle opération elle doit réaliser, c’est-à-dire quels
éléments elle doit mettre en œuvre. Selon le nombre d’instructions que « comprend » la machine,
ou plus exactement le microprocesseur utilisé par la machine, cette zone opération, ou code
opération, sera plus ou moins longue. Ainsi, une zone opération sur un octet autorisera-t-elle 256
instructions différentes (jeu d’instructions).
La zone adresse
Dans une première approche de l’instruction nous avions dit qu’elle contenait une zone de
données ; or dans la réalité, cette zone ne contient pas, la plupart du temps, la donnée elle-même
mais son adresse, c’est-à-dire l’emplacement de la case mémoire où est rangée réellement cette
donnée.
2- L’unité de commande
a) Rôle
L’unité de commande a pour rôle de gérer le bon déroulement du programme. Elle doit donc
prendre en compte, les unes après les autres, chacune des instructions ; décoder l’instruction en
cours, lancer les ordres (micro-commandes) aux composants du système qui participent à la
réalisation de cette instruction ; puis aller chercher une nouvelle instruction et recommencer.
Pour cela, l’unité de commande est constituée d’un certain nombre de composants internes qui
chacune une fonction bien déterminée.
53
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
54
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
55
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
b) Le bus de commande
56
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
57
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
1. Adressage immédiat
Il ne s'agit pas d'un adressage à proprement parler, dans la mesure où la partie adresse de
l'instruction ne contient pas d'adresse de l'opérande mais bel et bien l'opérande lui-même.
Exemple : ADD A,1B : additionne la valeur 1B à la valeur contenue dans l'accumulateur. Ceci est
différent de l'addition entre la valeur contenue à l'adresse 1B et la valeur contenue dans
l'accumulateur.
58
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
A C A
123
123
4. Adressage indirect
Un adressage est dit indirect s'il permet d'accéder, non pas à l'information recherchée, mais à un
mot mémoire dans lequel on trouvera l'adresse effective de l'information. Ce type d'adressage est
assez utile dans la mesure où le code généré tient en règle générale sur un seul octet.
Exemple : ADD A,(HL) : cette instruction va ajouter au contenu de l'accumulateur la donnée de
trouvant à l'adresse citée dans le registre HL. Ainsi, si le registre HL contient la valeur F800, on
ajoutera à A la donnée contenue à l'adresse F800.
Schéma sur la différence entre l'adressage direct et indirect.
LOAD R1,direct 1000
LOAD R1,indirect 1000 (1000 qui contient 1500)
5. Adressage relatif
Une adresse relative n'indique pas en valeur absolue l'emplacement de l'information en mémoire,
mais la situe par rapport à une adresse de référence (déplacement ou offset). Cette adresse de
référence étant normalement contenue par le registre PC (Compteur Ordinal).
L'avantage principal de ce mode d'adressage est qu'il permet des branchements efficaces en utilisant
les instructions qui tiennent sur deux mots seulement (un mot pour le code opération et un mot pour
la référence à l'adresse) ; en fait la zone opérande ne contient pas une adresse mais un déplacement
relatif à l'adresse de référence.
Ainsi une instruction avec adressage relatif va permettre un adressage en avant ou en arrière dans
la mémoire, ceci par rapport au contenu du compteur ordinal. Compte tenu de la taille accordée au
déplacement, celui-ci ne pourra concerner qu'une partie de la mémoire. Ainsi avec un déplacement
codé sur 8 bits, on ne pourra adresser qu'une zone de 255 adresses mémoires situées de part et
d'autre du contenu courant du compteur ordinal.
Exemple : JR NC,025 : cette instruction va provoquer un saut en avant de 37 emplacements
mémoire si la condition No Carry (pas de retenue) est réalisée.
On peut noter deux avantages à ce type d'adressage :
d'une part l'amélioration des performances du programme (moins d'octets utilisés),
d'autre part la possibilité d'implanter le programme n'importe où en mémoire puisque l'on ne
considère que des déplacements par rapport au contenu du PC et non pas des adresses absolues.
59
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
6. Adressage indexé
Dans la technique de l'adressage indexé, la valeur spécifiée dans la zone adresse de l'instruction est
encore un déplacement mais cette fois ci non pas par rapport au compteur ordinal, mais par rapport
au contenu d'un registre spécialisé : le registre d'index.
Exemple : ADD A,(IX+4) : cette instruction va ajouter au contenu de l'accumulateur la donnée se
trouvant à l'adresse fournie par le registre IX, augmenté d'un déplacement de 4 octets. Ainsi si le
registre IX contient la valeur F800, on prendra la donnée se trouvant à l'adresse F800+4 soit F804.
Considérons un bloc de n mots situés aux adresses A, ..., An et que l'on veut le déplacer aux adresses
B, ..., Bn.
Utilisons l'instruction MOVE A, B qu'il faudrait incrémenter de 1 à n. => lourdeur.
C'est pourquoi, on peut utiliser ce mode d'adressage avec MOVE A, IX+k avec IX qui contient
l'adresse B et k que l'on peut incrémenter de 1 à n.
7. Adressage symbolique
Ce mode d'adressage permet au programmeur d'affecter à chaque zone un mot symbolique de son
choix. Ces mots appelés étiquettes ou labels répondent à certaines règles définies par le
constructeur. Ils sont associés lors de la phase d'assemblage (passage d'un code mnémonique en un
code machine exécutable) à des adresses absolues de la mémoire.
Exemple : JP NC,ETIQ1 : ETIQ1 est un nom symbolique se situant à un endroit précis du
programme auquel a été associée une adresse absolue. Le branchement (ici conditionné par un no
carry) s'effectuera donc à l'adresse absolue associée à cette étiquette.
60
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
Ces évènements exceptionnels sont désignés par le terme anglais de traps ou exceptions en
français. Les Exceptions les plus courantes sont la division par zéro, le dépassement de capacité,
un accès anormal à une zone mémoire, …
Certainesinterruptionspeuventêtreplusimportantesqued’autresetsedoiventdoncd’être prioritaires, il
existe ainsi une certaine hiérarchisation des interruptions.
Lesprocesseursdisposentd’instructionsautorisantouinterdisantlesinterruptionsdanscertainscas,
C’est ainsi que, si le programme ne doit absolument pas être interrompu (processus système
prioritaire en cours de traitement par exemple), on interdira aux interruptions qui pourraient se
produire de venir en perturber le déroulement. Cependant, certaines interruptions ne sauraient être
interdites, soit du fait de leur nécessité, soit du fait de leur niveau de priorité. L’exemple le plus
flagrant est l’interruption pour coupure de courant ! Ces interruptions sont dites non masquables.
Par opposition une interruption est dite masquable quand on peut demander à l’unité centrale de
l’ignorer. On peut ainsi masquer, à un moment donné, certaines interruptions afin de préserver le
déroulement du programme en cours de toute interruption intempestive (sauf bien évidemment des
interruptions non masquables).
Le parallèle peut être fait avec une personne en train de travailler, qui répond, ou non, au coup de
sonnette, selon l’importance de la tâche qu’elle est en train d’accomplir.
c) Interruption vectorisée
Ce type d’interruption ne consiste pas seulement en un signal de demande, mais comporte
également un Identificateur qui permet de se brancher directement sur le sous-programme de
61
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
service approprié. Cet Identificateur est un« numéro », ou vecteur, identifiant le périphérique à
l’origine de la demande d’interruption. Ce vecteur déposé sur le bus de données peut être fourni
par un contrôleur d’interruptions, ou par le périphérique lui-même, mais il est alors nécessaire de
gérer une hiérarchisation des priorités afin de ne pas déposer simultanément deux vecteurs sur le
bus de données.
62
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
ANNEXE
La connectique de la carte mère
63
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
Tableaux de Karnaug
64
Réalisé par M. Sylvain KOFFI
AIST Support de cours ASI BTS IDA 2022-2023
65
Réalisé par M. Sylvain KOFFI