Ecole Nationale Supérieure en Sciences et Technologies de 'Informatique 2019-2020

Architectures des ordinateurs r année Classe Préparatoire

Cours - Les réseaux logiques programmables

1. Introduction

Après la naissance des circuits intégrés, la réalisation d'un montage en électronique

numérique impliquait l'utilisation d'un nombre important de circuits intégrés logiques. Ceci
avait pour conséquences un prix de revient élevé, une mise en ceuvre complexe et un circuit
imprimé de taille importante.
Le développement des mémoires utilisées en informatique fut à l'origine des premiers circuits
logiques programmables (en anglais Programmable Logic Device ou PLD) dans les années
1970. Ce type de produit peut intégrer dans un seul circuit plusieurs fonctions logiques
programmables par l'utilisateur. Sa mise en euvre se fait très facilement à l'aide d'un
programmateur, d'un micro-ordinateur et d'un logiciel de conception adapté.

2. Définition et structure d'un PLD

2.1. Définition

Un circuit logique programmable se définit comme un composant discret contenant des

modules de logique combinatoires et séquentiels dont les interconnexions sont désignées par
programmation. II peut être contiguré et reconfiguré par l'utilisateur pour la réalisation de
fonctions logiques. La plupart des PLD sont constitués de deux réseaux de portes logiques, un
réseau AND suivi d'un réseau OR. Les équations des fonctions programmées sont écrites sous
la forme minteme ou somme de produits.

2.2. Structure

La plupart des PLD suivent la structure de base de la Figure 1:

.Un ensemble d'opérateurs «ET » sur lesquels viennent se connecter les variables
d'entrée et leurs compléments.
Un ensemble d'opérateurs « OU » sur lesquels les sorties des opérateurs « ET
»sontconnectées.
.Une éventuelle structure de sortie (Portes inverseuses, Multiplexeurs, Portes
XOR, registres, bascules, etc).

Matrice OU Structure
MatriceET de sortie
I/O,

Clock| Reset|Output Enable

Figure 1 : Structure de base de PLD,

1 Chargée de cours/ Dr. CHELOUAH

 On peut trouver aussi:
-

Une entrée d'horloge (Clock): CIk ou Clock.

-

Une entrée de validation des sorties trois états: OE

(Output Enable) ou Enable.
-

Une entrée de remise à zéro des

registres: RESET.
Les deux premiers ensembles forment chacun ce qu'on appelle une
matrice (matrice OUet
matrice ET).

Ces deux matrices forment une structure

appelée PLA (Programmable Logic Array) ou un
reseau logique programmable. Les interconnexions de ces matrices sont assurées par des
fusibles qui sont « grillés » lors de la programmation. La figure 2a illustre la structure
interne d'un PLA à 2 variables d'entrée et 2 variables de sortie. La figure 2bj donne la
représentation simplifiée et conventionnelle d'une telle structure ayant ses fusibles intacts.
Les équations logiques de Qo et Q1 sont Q=Q1=0. Si on veut obtenir les fonctions logiques
Q0Fa.btã.b et Qi=a.b+.b, on « grillera » les fusibles de façon à obtenir le schéma de la
figure 2c.

Matriee gy

Matric
: Fusibie intact
b:Entrees
. Q: Sorties
----..-.---.».------..

Qo

Une matrice programmable est un ensemble de portes logiques dont les entrées sont
connectées aux variables du système, vraies et inversees, au moyen dun réseau de fusibles.
Lorsqu'un fusible est brülé, la connexion respective entre la variable et la porte logique
disparaît.
La programmation du système se fait en choisissant les fusibles que l'on laisse et que l'on
brüle.

3. Les différentes familles de PLD-

Il existe plusieurs familles de PLD qui sont différenciées par leur structure interne. Le
tableau suivant présente certaines de ces familles.

2 Chargée de cours/ Dr. CHELOUAH

 TYPE Nombredeportes intégrées MatriceET Matrice OU Effaçable
Fixe Programmable Non
PROM 2000 à 500 000
PAL 10 à 100 Programmable Fixe Non
GAL 10 à 100 Programmable Fixe |Electriquement
Fixe Aux U-V
EPLD 100 à 3000 Programmable
FPLA 2000 à 3000 Programmable Programmable| Electriquement

la matrice ET est fixe

Les circuits PROM (Programmable Read-Only Memory)
(figée) et la matrice OU est programmable.
Les circuits PAL (Programmable Array Logic) : la matrice ET programmable suivie
d'une matrice OU fixe.
matrices sont
Les circuits PLA (Programmable Logic Array) les deux
programmables.

Les circuits PAL sont les PLD les plus courants. Les PROM sont utilisés en tant que
mémoires et les PLA sont très peu utilisés à cause de leur nombre élevé de fusibles, ce qui

amène une grande consommation de puissance et de long délai.

3.1. Les PROM (Programmable Read-Only Memory)

Les mémoires de type PROM sont programmables une seule fois au moyen d'un appareil
inscrites ne sont pas modifiables. Elles
spécial, le programmateur. Les données qui y sont
conservent les informations quand 'alimentation est interrompue: Leur inconvénient majeur
contiennent.
est l'impossibilité de modifier les informations qu'elles
La programmation consiste à choisir des termes et les relier par des OU.

Exemple: réaliser les fonctions suivantes en utilisant un PROM.

Fl-
F2-AB+
F3-AB+

F1 F2 F3

Chargée de cours/ Dr. CHELOUAH

3.2. Les PAL (Programmable Array Logic)
Une fois
La programmation de ces circuits s'effectue par destruction de fusibles.
familles:
programmée on ne peut pas les effacer. On distingue deux sous

Les PAL combinatoires/ ou PAL simples qui sont constitués de fonctions logique

combinatoire.
Les PAL à registres ou FP. L.S (pour Field Programmable Logic Sequencer) pour
sequenceur logique programmable qui sont constitués de logique combinatoire et séquentielle

(Registres).
Exemple : réáaliser les fonetions suivantes en utilisant un PAL.

F1(a,b,c) =ab+ a bc
F2(a,b.c)= ab +0
A C

Ce terme donme un o.

F1
3.3. Les FPLA (Field Programmable Logic Array)

Comme les constructeurs ont conçu et produit les( PROM après les (ROM,
les FPLA (réseaux logiques programmables par fusibles) sont apparusaprès les PLA.

Leur principe reste le même que celui des PLA. LesFPLA sont facilement programmables
par I'utilisateur. Il suffit pour cela de posséder un programmer qui est souvent un
appareil à
simple programmateur de PROM.

Le principe de la programmation de ces FPLA consiste à faire fondre des fusibles aux endroits
1'on
adéquats en les faisant traverser par une brève surintensié de courant, exactement comme
procède avec les mémoires PROM.

réaliser la fonction suivante en utilisant un FPLA : f(A,B,C) =

ABC+ ABC+ABC
Exemple :
4. Les réseaux programmables séquentiels KK

L e s PROM, PAL et les FPLA nous permettent de réaliser uniquement des circuits
combinatoires
I l existe des réseaux programmables séquentiels ces réseaux sont constitués d'une partie
combinatoire et d'une partie séquentielle (un ensemble de bascules en sortie).
C'est possible d'utiliser ces réseaux séquentiels pour réaliser des registres, des compteurs,
etc

Exemple: PAL séquentiel

5. Programmation des PLD

La programmation des PLD nécessite un logiciel adapté pour le développement du

programme et unprogrammateur permettant de « griller » le circuit.
En outre il est conseillé de suivre la démarche décrite par l'organigramme suivant:

. Le logicielWAR) permet de simplifier les équations et de générer un fichier JEDEC

(Joint Electron Device Engineering Coucil) à partir des données rentrées par
I'opérateur. II simule aussi le fonctionnement du PLD avec le programme obtenu.

Le fichieKJEDEC est un ensemble de données binaires indiquant au programmateur

les fusibles à griller.

Le programmateur permet de griller les fusibles du PLD en fonctions des données du

fichier JEDEC.
Il est en général associé à un logiciel de pilotage. Les programmateurs utilisés sont les
memes que ceux permettant la programmation des EPROM.

Chargée de cours/ Dr. CHELOUAH

 Caricr des charyes

rarme etausrian cki pruakeme Sas fame d'éza-

oEnnesaTIS IÉCessares.

Saisi desgunins k s de la tablr de sérié d ki

**

LOgicel yARP

TOginnatenr

yrrne

6 Chargée de cours/ Dr. CHELOUAH