UNIVERSITE FELIX HOUPHOUET BOIGNY

FASCICULE DES TRAVAUX PRATIQUES

EN
ELECTRONIQUE NUMERIQUE
 UNIVERSITE FELIX HOUPHOUET BOIGNY

PARTIE 1 : Circuits logiques combinatoires :

Fonctions numériques, câblages et diagnostic

Objectif du TP :
Vérifier expérimentalement les théorèmes de l’algèbre de Boole, minimiser les
circuits logiques et faire le diagnostic des circuits logiques combinatoires

A – Matériels

Tension d’alimentation :

• + 5V CC

Groupes de fonctions :

• 2 onduleurs (NOT)
• 2 opérateurs AND, 2 portes OR
• 3 opérateurs NAND, 3 opérateurs NOR
• 1 opérateur XOR, 1 opérateur XNOR
• 1 suite d'opérateurs avec AND, OR, NAND, NOR, XOR

Outils de visualisation :
 UNIVERSITE FELIX HOUPHOUET BOIGNY

TP 1 : THEOREME DE L’ALGEBRE DE BOOLE

Dans cette partie, il s’agit de vérifier à l’aide de circuits câblés les théorèmes de l’algèbre de
Boole.
1. La distributivité
Soit trois fonctions F1, F2 et F3 : A B C 𝐹1 𝐹2 𝐹3
0 0 0
F1=A+ (B.C)
F2=(A+C). (B+C) 0 0 1
F3=(A+B). (A+C) 0 1 0

1) Après avoir câblé les circuits réalisant les fonctions F1, F2 et F3, 0 1 1
établir la table de vérité de ces fonctions. 1 0 0
1 0 1
2) Comparer les sorties des fonctions F1, F2 et F3, et établir le
théorème de Boole correspondant. 1 1 0
1 1 1
2. Le théorème de De Morgan

Soit la fonction suivante : F = x y  x y

3) Câbler la fonction F à l’aide de portes NOT et NAND. Faire la table de vérité de F.
4) Proposer un circuit simplifier pour la réalisation de la fonction F

3. Minimisation des circuits logiques combinatoires par la méthode

graphique
Soit le circuit logique ci-dessous réalisant la fonction Z en fonction des entrées A, B, C et D.

Réaliser le montage à l’aide des portes logiques AND, XOR, NAND, NOR et OR.
1- Etablir la table de vérité de la fonction Z .
2- Etablir la table de Karnaugh et Simplifier le circuit logique par la méthode
graphique

3- Schématiser le circuit minimisé avec au maximum 3 portes logiques.

 UNIVERSITE FELIX HOUPHOUET BOIGNY

TP 2 : Le Multiplexeur
Objectif du TP :
Etudier un multiplexeur – Générer des fonctions Logiques

Etudes sur :

• Multiplexeur
o Structure et fonctionnement
o Etude expérimentale

A – Matériels
- Multiplexeur 74HCT153 E
- 4 lignes de données
- 2 entrées SELECT
- 1 sortie
- Multiplexeur 74HCT151 E
- 8 lignes de données
- 3 entrées SELECT
- 1 sortie
- Une entrée de Validation
 UNIVERSITE FELIX HOUPHOUET BOIGNY

B – Etude du Multiplexeur 74HC153

Dans cette expérience, nous allons étudier et essayer de comprendre le comportement
fondamental du multiplexeur

1) Fonctionnement du multiplexeur
Soit le schéma de principe d'un multiplexeur avec 4 lignes de données et 2 lignes d'adresses.

a) Quel est le rapport entre le nombre de lignes de données (N) et le nombre des lignes
d'adresses (n) ?
b) Câbler et lire la sortie Q pour les données binaires suivantes :
D3 D2 D1 D0 = 1101 et BA = 11
D3 D2 D1 D0 = 0011 et BA = 10

2) Câblage de la fonction logique à partir d’une table de vérité avec le

multiplexeur
Câbler le MUX comme suit :

MUX

A B D0 D1 D2 D3

H0
3)
S1
H
S0
L
 UNIVERSITE FELIX HOUPHOUET BOIGNY

Remplir la table de vérité de ce montage :

A B 𝑄
0 0
0 1
1 0
1 1

Quelle est la fonction réalisée par ce câblage ?

4) Câblage d’une fonction logique à partir l’aide d’un multiplexeur

Dans cette section, nous allons étudier câbler à l’aide du MUX 74LS151 la fonction logique

F =X 𝑌̅ + Y 𝑋̅
Faire le schéma de câblage et de la table de vérité
 UNIVERSITE FELIX HOUPHOUET BOIGNY

PARTIE 2 : Circuits logiques Séquentielles

Dans ce TP nous allons mettre en évidence les bascules RS, les bascules JK et les compteurs vus dans le
cours de logique séquentielle. Les circuits en logique séquentielle sont principalement dans les
composants à Mémoires,

TP1- LES BASCULES RS (Bistables)

Branchez les portes conformément au schéma de câblage ci-dessus.

̅̅̅̅̅̅̅̅
1) Faire la table de vérité la fonction Q dont les sorties prennent les états 0, 1, Qn-1 , X, ou 𝑄 𝑛−1

Qn-1 = Etat antérieur

̅̅̅̅̅̅̅̅
𝑄𝑛−1 = Etat antérieur inversé
𝑋 = Etat indéfini

Quelle est la combinaison d’entrée qui vérifie l’état mémoire des bits.

2) Bascules RS avec entrée horloge

Branchez les portes conformément au schéma de câblage ci-dessus.
 UNIVERSITE FELIX HOUPHOUET BOIGNY

Qn-1 = Etat antérieur

̅̅̅̅̅̅̅̅
𝑄𝑛−1 = Etat antérieur inversé
𝑋 = Etat indéfini

Remplir la table de vérité de la bascule RS avec horloge

R S C Q
0 0 1
0 1 1
1 0 1
1 1 1
X X 0
 UNIVERSITE FELIX HOUPHOUET BOIGNY

TP2- LES BASCULES JK

Les bascules JK disposent souvent de trois entrées notées J, K et C.
L’entrée J correspond à l’entrée S et le K correspond à l’entrée R de la bascule
RS. L’entrée C correspond à l’horloge de la bascule RS. Une quatrième entrée R
additionnelle est une remise à 0 prioritaire avant toutes les autres entrées.

1) Branchez les portes conformément au schéma de câblage ci-dessus.

J K C 𝑄
0 0 0
0 0
0 1 0
0 1
1 0 0
1 0
1 1 0
1 1
 UNIVERSITE FELIX HOUPHOUET BOIGNY

TP3- LES COMPTEURS