Académique Documents
Professionnel Documents
Culture Documents
L1
1
•http://perso.univ-lyon1.fr/hamid.ladjal/LIFASR3/
COORDONNÉES ET SITE WEB
Responsable de L’UE :
Hamid LADJAL
Bâtiment Nautibus (2ème étage)
Tel : 04 72 44 58 87
Mél : hamid.ladjal@liris.cnrs.fr
hamid.ladjal@univ-lyon1.fr
2
Détail des enseignements de l’UE
CM : 4 séances de 2h00
- Présentation des concepts fondamentaux
- Notions de base de l’architecture des ordinateurs
- Illustration par des exemples
TD : 5 séances de TD de 2h
- Mieux assimiler les notions de bases
- Analyser un problème et le formaliser
- Apprendre à poser et résoudre des problèmes
- Posséder certaines démarches pour le résoudre
TP : 4 séances de TP
- Réaliser et programmer des circuits combinatoires et
séquentiels simples
- Savoir réaliser et mettre en pratique les notions vues en
3
cours et en TD
Emploi du temps
7
Conseils sur la méthode de travail
8
Plan
2) Circuits séquentiels
9
Licence STS
L1
•http://perso.univ-lyon1.fr/hamid.ladjal/LIFASR3/ 10
Logique combinatoire
• L’algèbre de Boole
• Opérateurs de base
• Propriétés et les fonctions combinatoires
• Circuits combinatoires:
- Multiplexeurs et démultiplexeur
- Codeur, décodeur et transcodeur
- Additionneur et comparateur….
11
Introduction
• Les machines numériques (ordinateur, tablette…) sont
constituées d’un ensemble de circuits électroniques.
A
F(A,B)
Circuit
B
14
Algèbre binaire
2 LCI : ET, OU
• Somme (OU, Réunion, Disjonction)
s=a+b=avb
• Produit (ET, intersection, Conjonction)
s = a . b = ab = a ^ b
Application unaire :
• Not (complémentation, inversion, négation, non) s = a =
not(a) = a
16
Fonctions logiques
[0,1]n [0,1]
17
Opérateurs logiques de base
18
OU ( OR )
• Le OU est un opérateur binaire ( deux variables) , à pour
rôle de réaliser la somme logique entre deux variables
logiques.
• Le OU fait la disjonction entre deux variables.
• Le OU est défini par F(A,B)= A + B ( il ne faut pas
confondre avec la somme arithmétique )
A B A+B
0 0 0
0 1 1
1 0 1
1 1 1
19
ET ( AND )
A B A.B
0 0 0
0 1 0
1 0 0
1 1 1
20
NON ( négation )
F(A)= Non A = A
( lire : A barre )
0 1
1 0
21
Tables de vérité de ET, OU, NON
b 0 1 b 0 1 a
a a
0 0 1 0 0 0 0 1
1 1 1 1 0 1 1 0
s=a+b s=a.b s=a
S est vrai si a OU b S est vrai si a ET b S est vrai
est vrai. sont vrais. si a est faux
ab s ab s a s
00 0 00 0 0 1
01 1 01 0 1 0
10 1 10 0
11 1 11 1
22
Deux autres opérateurs : NAND,NOR
b 0 b 0
a 1 a 1
0 1 1 0 1 0
1 1 0 1 0 0
s = a b = a.b s = a b = a+b
25
Système binaire
La base
( 1101)2
Un bit
( 1 01 101 1)2
Le bits du poids forts Le bits du poids faible
. Un nombre dans la base 2 peut être écrit aussi sous la forme polynomial
26
Système binaire
Sur 4 Bits
Exemple
Sur 3 Bits
• Sur un seul bit : 0 , 1 Binaire Décimal
2 1 0
2 22 0000 0
Binaire Décimal 0001 1
• Sur 2 bits : 0010 2
000 0
Binaire Décimal 0011 3
001 1 0100 4
00 0
010 2 0101 5
01 1 0110 6
011 3
10 2 0111 7
100 4 1000 8
11 3
101 5 1001 9
16 combinaisons= 24
Simplification des fonctions logiques
28
Simplification /optimisation ?
29
Simplification des fonctions logiques
30
Propriétés de ET,OU,NON
1) Les méthodes algébriques
• Commutativité • Idempotence
a+b = b+a a+a = a
a.b = b.a a.a = a
• Associativité • Absorption
a+(b+c) = (a+b)+c a+a.b = a
a.(b.c) = (a.b).c a.(a+b) = a
• Distributivité • Involution
a.(b+c) = a.b+a.c a=a
a+(b.c) = (a+b).(a+c)
Propriétés de ET,OU,NON
Les méthodes algébriques
• Théorème de "De Morgan"
• Elément neutre a+b = a . b
a+0 = a
a.b = a + b
a.1 = a
• Elément absorbant x =x
i
i
i
i
a+1 =1
a.0 = 0 x =x
i
i
i
i
Exercice 1:
Démontrer la proposition suivante :
33
Propriétés de ET,OU,NON
Correction
A.B.C + A.B.C + A.B.C + A.B.C =
A.B.C + A.B.C + A.B.C + A.B.C + ABC + A.B.C =
B.C + A.C + A.B
35
Description de la table de karnaugh
•La méthode consiste à mettre en évidence par une méthode
graphique (un tableau ) tous les termes qui sont adjacents (qui
ne différent que par l’état d’une seule variable).
A AB
B 0 1 C 00 01 11 10
0 0
1 1
38
Tableaux de Karnaugh
Code Gray ou
bc binaire réfléchi
a 00 01 11 10 =
1 seul changement
0 0 1 0 0
entre 2 codes
successifs
1 1 0 1 0
f(a,b,c)
39
Tableaux de Karnaugh
Exemple 1 : 3 variables
AB
C 00 01 11 10
0 0 0 1 0
1 1 1 1 1
F ( A, B, C ) = C + AB
40
Tableaux de Karnaugh
Exemple 2 : 4 variables
AB
CD 00 01 11 10
00 0 0 0 1
01 1 1 1 1
11 0 0 0 0
10 0 1 0 0
F ( A, B, C, D) = AB + B D + BCD 42
Tableaux de Karnaugh
Exemple 4 : 5 variables
AB AB
CD 00 01 11 10 CD 00 01 11 10
00 1 00 1
01 1 1 01 1 1
11 1 1 11 1 1
10 1 10 1 1
U=0 U= 1
AB
CD 00 01 11 10
AB
C 00 01 11 10 00 1 1 1
0 1 1 1 01
1 1 1 1 11
10 1 1 1 1
44
Logique multi-niveaux
X 1 1 X 1 logique
1
0 1 Z X Z déconnecté
Z
X X X X X inconnu
X
45
Logique multi-niveaux
•Pour les cas impossibles ou interdites
il faut mettre un X dans la T.V .
•Les cas impossibles sont représentées
aussi par des X dans la table de karnaugh
AB
CD 00 01 11 10
00 1
01 1 X X
11 1 1 X X
10 1 1 1 46
Tableaux de Karnaugh
• Il est possible d’utiliser les X dans des regroupements :
– Soit les prendre comme étant des 1
– Ou les prendre comme étant des 0
• Il ne faut pas former des regroupement qui contient uniquement des X
AB
CD
00 01 11 10
00 1
01 1 X X
11 1 1 X X
10 1 1 1
AB 47
Tableaux de Karnaugh
AB
CD
00 01 11 10
00 1
01 1 X X
11 1 1 X X
10 1 1 1
AB + CD 48
Tableaux de Karnaugh
AB
CD
00 01 11 10
00 1
01 1 X X
11 1 1 X X
10 1 1 1
AB + CD + BD 49
Tableaux de Karnaugh
AB
CD
00 01 11 10
00 1
01 1 X X
11 1 1 X X
10 1 1 1
AB + CD + BD + AC
50
Tableaux de Karnaugh
AB
CD
00 01 11 10
00 1
01 1 X X
11 1 1 X X
10 1 1 1
AB + CD + BD + AC + BC 51
Représentation des fonctions
a+b
52
Chronogrammes
a+b
53
Chronogrammes
a+b
Retard temporel
54
Chronogrammes
a+b
55
Réalisation en électronique
Convention négative H 0
(ou logique négative) L 1
56
Représentation graphique :
Norme française
a a
s s a s
b & b &
ET NAND NON
a a a
s s s
b >1 b >1 b =1
OU NOR XOR
57
Représentation graphique :
Norme américaine
a s
a a
s s
b b NON
a s
ET NAND
a a a
s s
b s
b b
OU NOR XOR
58
Schéma d’un circuit logique ( Logigramme)
Exemple 1
B F
F ( A, B, C ) = A.B + B.C
C
59
Les circuits combinatoires
60
Moyens physiques de réalisation
des fonctions logiques
Problème
Fonctions logiques
(cahier des charges)
Réalisation Technologique
61
Les circuits combinatoires
Objectifs
62
Circuits combinatoires
• Un circuit combinatoire est un circuit numérique dont les
sorties dépendent uniquement des entrées.
• Si=F(Ei)
• Si=F(E1,E2,….,En)
E1 S1
S2
E2 Circuit
..
.. combinatoire
En Sm
Schéma Bloc
• Inverseurs
• Multiplexeur / démultiplexeur
• Codeurs / Décodeurs
• Transcodeurs
• Additionneur, comparateurs
• Unité arithmétique et logique UAL
64
Portes intégrées
Remarque 1 :
10 entrées = 210 fonctions possibles
Choix des meilleures fonctions
65
Portes intégrées
Remarque 2:
Problème du nombre de boîtiers pour réaliser une fonction
logique INTEGRATION
SSI (small scale integration) petite : inférieur à 12 portes
MSI (medium) moyenne : 12 à 99
LSI (large) grande : 100 à 9999
VLSI (very large) très grande : 10 000 à 99 999
ULSI (ultra large) ultra grande : 100 000 et plus
Remarque 3:
Une manière d’augmenter la puissance de traitement est
de construire des CI dédiés à une application
(ASIC pour Application Specific Integrated Circuit)
66
Multiplexeur
• Un multiplexeur est un circuit combinatoire qui permet de
sélectionner une information (1 bit) parmi 2n valeurs en
entrée.
• Il possède :
– 2n entrées d’information
– Une seule sortie
– N entrées de sélection ( commandes)
Em ......... E3 E1 E0
C0
C1 Mux 2n →1 V
Cn-1
S
67
Multiplexeur 4 → 1
Sélection d’une voie parmi 2N par N bits de commande
S1 S0
Q = S1. S0 . I 0 + S1 . S0 . I1 + S1 . S0 . I 2 + S1. S0 . I 3
68
Multiplexeur (logigramme)
Q= S1 . S0 . I 0 + S1 . S 0 . I 1 + S1 . S 0 . I 2 + S1 . S 0 . I 3
I0
&
I1
&
I2 Q
& >1
I3
&
S1
S0
Q= S1 . S0 . I 0 + S1 . S 0 . I 1 + S1 . S 0 . I 2 + S1 . S 0 . I 3
I0
I1
I2 Q
I3
S1
S0
70
Démultiplexeur
C0 DeMux 1 →4
C1
S3 S2 S1 S0
71
Démultiplexeur : 1 parmi 2n
Q0 = E si (S1S0)2=0
0 sinon
Q0
Q1 Q1 = E si (S1S0)2=1
E
Q2 0 sinon
1 parmi 2N
Q3
S1 S0
Remarque : E peut ne pas être «disponible»
Sortie sélectionnée = 1 les autres 0
ou Sortie sélectionnée = 0 les autres 1
72
Démultiplexeur : 1 →4
Q0
Q1
E
Q2
1 parmi 2N
Q3
S1 S0
Q0 = S1.S 0.( E )
Q1 = S1.S 0.( E )
Table de vérité
Q 2 = S1.S 0.( E )
Q3 = S1.S 0.( E )
73
Codeur (ou Encodeur)
2N entrées N sorties
0 I0
1 entrée parmi 2N 1 I1 C0
0 I2 C1 Le code de l’entrée
0 I3
Mot Code
0 0 0 0 0 0 I0
I1 x
1 x x x 0 0 y
I2
I3
0 1 x x 0 1
0 0 1 x 1 0 Equations
0 0 0 1 1 1 X = I 0.I1.( I 2 + I 3)
Y = I 0.( I 1 + .I 2.I 3) 75
Le décodeur binaire
Table de vérité
V A B S0 S1 S2 S3
S0
A
0 X X 0 0 0 0 S1
B
S2
1 0 0 1 0 0 0
S3
V
1 0 1 0 1 0 0
S 0 = ( A.B ).V
1 1 0 0 0 1 0
S1 = ( A.B ).V
1 1 1 0 0 0 1
S 2 = ( A.B ).V
S 3 = ( A.B ).V 77
Décodeur 3→8
A B C S0 S1 S2 S3 S4 S5 S6 S7
S0
0 0 0 1 0 0 0 0 0 0 0 A S1
B S2
0 0 1 0 1 0 0 0 0 0 0 C S3
S4
S5
0 1 0 0 0 1 0 0 0 0 0 S6
V S7
0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 0 0 1 0 0 0 S 0 = A.B.C
1 0 1 0 0 0 0 0 1 0 0 S 1 = A.B.C
1 1 0 0 0 0 0 0 0 1 0 S 2 = A.B.C
1 1 1 0 0 0 0 0 0 0 1 S 3 = A.B.C
S 4 = A.B.C
Remarque : S 5 = A.B.C
Multiplexeur Démultiplexeur
S 6 = A.B.C
Codeur Décodeur
S 7 = A.B.C 78
Transcodeur
C1 C2
n m
79
Transcodeur : exemple
7-segments => 7 modules à 4 entrée et une sortie
I0 I0
I1 I1
I2 I2
I3 I3
A S
B
DA
R
0 0 0 0
R = A.B
0 1 0 1
S = A.B + A.B = A B
1 0 0 1
1 1 1 0 82
Demi Additionneur
R = A.B
S = A B
A S
B
Logigramme Demi-Additionneur 83
Additionneur complet
r4 r3 r2 r1 r0= 0
ri-1
a4 a3 a2 a1
+ ai
b4 b3 b2 b1
+ bi
r4 s4 s3 s2 s1
ri s i
84
Additionneur complet 1 bit
ai Si
Additionneur
bi
complet
Ri
ri-1
85
Additionneur complet 1 bit
ai bi ri-1 ri si
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
Table de vérité d’un
additionneur complet 0 1 1 1 0
sur 1 bit 1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
Equations 1 1 1 1 1
Ri = Ai Bi Ri −1 + Ai B i Ri −1 + Ai Bi R i −1 + Ai Bi Ri −1
Ri = Ri −1.( Ai .Bi + Ai .B i ) + Ai Bi ( R i −1 + i Ri −1 )
Ri = Ri −1.( Ai Bi ) + Ai Bi
87
Schéma d’un additionneur complet
R i = A i .Bi + R i −1.(Bi A i )
Si = A i Bi R i −1
Ai
Bi
Si
Ri-1
Ri
88
Additionneur sur 4 bits
• Un additionneur sur 4 bits est un circuit qui permet de faire l’addition de
deux nombres A et B de 4 bits chacun
– A(a3a2a1a0)
– B(b3b2b1b0) En plus il prend en compte de la retenu entrante
• Il faut trouver une solution plus facile et plus efficace pour concevoir ce
circuit ?
89
Additionneur sur 4 bits
•Lorsque on fait l’addition en binaire , on additionne bit par bit en commençant à
partir du poids fiable et à chaque fois on propage la retenue sortante au bit du
rang supérieur.
L’addition sur un bit peut se faire par un additionneur complet sur 1 bits.
r3 r2 r1 r0= 0
a4 a3 a2 a1
+ b4 b3 b2 b1
r4 s 4 r3 s 3 r2 s 2 r1 s 1
r4 s4 s3 s2 s1 Résultat final 90
Additionneur 4 bits ( schéma )
R4 S4 S3 S2 S1
91
Comparateur
• C’est un circuit combinatoire qui permet de comparer entre deux nombres
binaire A et B.
• Il possède 2 entrées : Il possède 3 sorties
– A : sur n bit E : égalité ( A=B)
– B : sur n bit I : inférieur ( A < B)
S : supérieur (A > B)
n
A S = 1 si A B
n E = 1 si A = B
B
= I = 1 si A B
Entrées de cascadage 92
Pour une comparaison à n autres bits
Comparateur sur un bit
Il possède 2 entrées : Il possède 3 sorties
A : sur un bit fe : égalité ( A=B)
B : sur un bit fi : inférieur ( A < B)
fs : supérieur (A > B)
Table de vérité fi
A
Comparateur fe
A B fs fe fi B 1 bit
fs
0 0 0 1 0
0 1 0 0 1 fs = A.B
1 0 1 0 0 fi = AB
1 1 0 1 0 fe = AB + AB = A B = fs + fi
93
Logigramme comparateur sur un bit
fs = A.B
fi = AB
fe = fs + fi
A fs
fe
B fi
A1
fi
A2
Comparateur fe
B1 2 bits
B2 fs
95
Comparateur 2 bits
fe = ( A2 B2).( A1 B1)
A>B si
A2 > B2 ou (A2=B2 et A1>B1)
A<B si
A2 < B2 ou (A2=B2 et A1<B1)
Il possède 3 sorties
• Il possède 2 entrées : fe : égalité ( X=Y)
– A : sur 3 bits fi : inférieur ( X < Y)
– B : sur 3 bits fs : supérieur (X> Y)
X2 S1 (X>Y)
X X1
X0
Comparateur S2 (X<Y)
Y2 3 bits
Y Y1
Y0 S3 (X=Y)
97
Deux circuits combinatoires
X2 S1 (X>Y) a a
X X1 b
c
f b
X0 S2 (X<Y)
Comparateur d g
Transcodeur e
Y2 3 bits S3 (X=Y) f e
c
Y Y1 g
d
Y0
Par exemple
99
Merci pour votre attention