Université Mouloud MAMMERI de Tizi-Ouzou

Faculté de Génie Electrique et d'Informatique

Département d'Electronique
FPGA & VHDL
Master 1 Électronique des Systèmes Embarqués
17 Septembre 2019 - Durée 1h30mn

Exercice 1 : (5 pts)
→ Quelle est la fonction (détaillée) de la description VHDL suivante :
Préciser les entrées sorties sur un schéma bloc.
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY cmpt IS
PORT ( clk : IN STD_LOGIC;
e : IN STD_LOGIC;
s : OUT STD_LOGIC_VECTOR(4 DOWNTO 0) );
END cmpt;

ARCHITECTURE rtl OF cmpt IS

SIGNAL sortie : STD_LOGIC_VECTOR(4 DOWNTO 0);
BEGIN
PROCESS (clk)
BEGIN
IF clk'EVENT AND clk = '1' THEN
IF e = '1' THEN
IF sortie >= 23 THEN sortie <= "00000";
ELSE sortie <= sortie + 1;
END IF;
END IF;
END IF;
END PROCESS;
s <= sortie;
END;

Exercice 2 : (5 pts)
On désire concevoir un Compteur modulo-12 avec autorisation. On veut
contrôler le compteur avec un signal externe (un bouton poussoir par
exemple). Le compteur s’incrémentera seulement quand le bouton est
pressé. Quand on relâche le bouton, le comptage s’arrêtera.

→ Donner la description VHDL d'un tel circuit.

Exercice 3 : (5 pts)

On désire rajouter au compteur de l’exercice précédent des entrées de

mise à zéro (Reset) ou de mise à 11 (set).

→ Compléter la description VHDL du circuit précédent en y intégrant les

entrées Reset et Set.

1/2
Université Mouloud MAMMERI de Tizi-Ouzou
Faculté de Génie Electrique et d'Informatique
Département d'Electronique
FPGA & VHDL
Master 1 Électronique des Systèmes Embarqués
17 Septembre 2019 - Durée 1h30mn

Exercice 4 : (5 pts)

La commande en demi pas d’un moteur pas à pas unipolaire est donnée
sur la figure suivante :

Q ABCD
Horloge Compteur
Décodeur
Modulo-8 Sortie du Signaux de
Start compteur Commande
Du moteur

cette commande est constituée d’un compteur modulo-8 suivi d’un

décodeur dont la table de vérité est donnée ci-dessous. L’entrée Start
permet de démarrer le moteur quand elle est active ou de l’arrêter sinon.

Entrée du décodeur Sortie du décodeur

ABCD
0 10 00
1 10 10
2 00 10
3 01 10
4 01 00
5 01 01
6 00 01
7 10 01

→ Donner la description VHDL d'une telle commande

2/2