Réalisation d’un:

Transcodeur BCD/XS 3
Additionneur Soustracteur 4 bits
Réalisé par:
 NAZIH Chaimaa  EL GUELAI Hamza
Encadré par:
 BOULFANID Youssef  QATQAT Abdelkabir  Pr. WAHBI Azeddine
 LAOUAM Yassine
 Introduction

Transcodeur BCD / XS-3

Plan
Additionneur Soustracteur 4 bits

Conclusion

01/03/2022 Faculté des sciences casablanca 2

 Introducti on

01/03/2022 Faculté des sciences casablanca 3

 Projet 1:
Réalisation d’un transcodeur qui permet de convertir de 0 à 9 exprimé en code BCD
vers le code à excès de 3 sur un nombre d’entrée et de sortie codé sur 4 bits.

01/03/2022 Faculté des sciences casablanca 4

 Transcodeur BCD / XS-3
Un transcodeur c’est un circuit combinatoire qui permet de transformer un code X
(sur n bits) en entrée en un code Y (sur m bits) en sortie.

01/03/2022 Faculté des sciences casablanca 5

 TV / Equations logiques
Table de vérité du Transcodeur

Les fonctions logiques simplifiées

𝑆 0=𝐸 0
𝑆 1=𝐸 1⊕ 𝐸 0
.

𝑆 3=𝐸 3+ 𝐸 2𝐸 0+𝐸 2 𝐸 1

01/03/2022 Faculté des sciences casablanca 6

 Programme VHDL

01/03/2022 Faculté des sciences casablanca 7

 Synthèse du transcodeur sur Xilinx
0001 Représentation du chiffre 1 en BCD
0011 Addition avec le chiffre 3
0100 Code XS-3

01/03/2022 Faculté des sciences casablanca 8

 Projet 2:
Concevoir un circuit additionneur soustracteur 4 bits avec détection de
débordement, ce circuit permet de faire l’addition ou la soustraction de deux
nombres A et B de 4 bits chacun.

01/03/2022 Faculté des sciences casablanca 9

 Additionneur soustracteur 4 bits
L’additionneur-soustracteur est un circuit capable d'additionner ou de soustraire
deux nombres binaires, chacun de taille 4 bit, en fonction d'un signal de
commande M.

01/03/2022 Faculté des sciences casablanca 10

 additionneur
TV Additionneur
/ Equations complet
4-bit
logiques

additionneur complet (FA) Table de vérité d’un additionneur complet(FA)

A B A B Cin S Cout
Additionneur 4-bit
0 0 0 0 0
Les fonctions logiques simplifiées 0 0 1 1 0

0 1 0 1 0

0 1 1 0 1
Cin   FA Cout 1 0 0 1 0

1 0 1 0 1
  1 1 0 0 1

1 1 1 1 1

01/03/2022 Faculté des sciences casablanca 11

 Additionneur soustracteur 4 bits
Table vérité Bi⊕ M
Soustraction
B M Bx
addition
0 0 0
0 1 1 soustraction

1 0 1
1 1 0

01/03/2022 Faculté des sciences casablanca 12

 Programme VHDL d’un additionneur complet

01/03/2022 Faculté des sciences casablanca 13

 Programme VHDL d’additionneur soustracteur

01/03/2022 Faculté des sciences casablanca 14

 Synthèse d’additionneur soustracteur 4 bits
Simulation Decimal Benaire

+ 4 + 0100
7 0111
cf 0
11 1011
ovf 1

01/03/2022 Faculté des sciences casablanca 15

 Synthèse d’additionneur soustracteur 4 bits
Simulation
Decimal Benaire

+ 7 + 0111
-5 -0101
cf 1
2 0010
ovf 0

01/03/2022 Faculté des sciences casablanca 16

 Conclusion

01/03/2022 Faculté des sciences casablanca 17