ELP 304

lectronique numrique
Anne scolaire 2008-2009

Majeure ELP

Sans document - 35 mn
Corrig
Questionnaire Choix Multiples : cocher les cases adquates ; suivant les questions, une ou
plusieurs cases peuvent tre coches
(5 points)
1. Les circuits CMOS reprsentent plus de 95% du march des circuits numriques car

Intrt principal de la
techno CMOS : pas
on sait fabriquer des transistors MOS plus petits que les transistors bipolaires
de consommation en
statique
ils consomment moins que les circuits bipolaires
ils sont plus rapides que les circuits bipolaires

2. La puissance consomme par un oprateur CMOS est proportionnelle aux paramtres

suivants :

la frquence de commutation de la sortie de loprateur, f

la frquence de commutation de la sortie de loprateur au carr, f 2

la tension dalimentation VDD

2
Ptotale = Pstatique + Pdynamique = f C L V DD
1
424
3

la tension dalimentation au carr

la capacit de charge de loprateur CL

la capacit de charge de loprateur au carr CL2

2
V DD

=0

3. Quelle est la nature du point mmoire pour une mmoire RAM statique (SRAM) ?

un condensateur

une diode

un bistable

Tlcom Bretagne

Le point mmoire est un

condensateur pour une mmoire
dynamique (DRAM)

28/06/2009

4. Soient trise et tfall les temps de monte et de descente dun inverseur CMOS construit
partir de transistors de dimensions identiques (mme L et mme W). Quelle est la relation
entre trise et tfall ?

t rise t fall

t rise 3 t fall

t fall 3 t rise

t fall 2 t rise

C W

t rise N
LP
=
= N ox N
= N 3
t fall
P
LN
P C oxW P P

5. Les mmoires Flash sont des mmoires

ROM reprogrammables

ROM programmables une seule fois

RAM statiques

RAM dynamiques

Question 1
(2 points)
Quelle(s) contrainte(s) doit-on imposer une machine squentielle pour quelle puisse tre
ralise sous la forme dun automate de Moore ?
Pour quune machine squentielle tats finis soit ralisable sous la forme dune machine de
Moore, il faut que ses sorties ne dpendent que de ltat prsent, pas des entres.
Dans le cas contraire, elle sera implmente sous la forme dune machine de Mealy.
Question 2
Le circuit suivant est-il combinatoire ou squentiel ? Pourquoi ?

(3 points)

E
S

t1

t2

Un circuit combinatoire est la ralisation dune fonction boolene. Un circuit non

combinatoire est squentiel.
Le circuit ci-dessus ne peut pas tre combinatoire car on na pas S = f (E,H). En effet ,
linstant t1, E = H =1 et S = 1 et linstant t2, E = H = 1 et S = 0 donc f ne peut pas tre une
fonction au sens mathmatique.
NB : un circuit combinatoire peut admettre un signal dhorloge comme entre. Le fait que H
ressemble une horloge ne prouve en rien que loprateur est squentiel.

Tlcom Bretagne

28/06/2009

Exercice 1
(7 points)
Le but de cet exercice est deffectuer la synthse dun compteur synchrone dcrivant le cycle
suivant :
0, 8, 12, 14, 7, 11, 13, 6, 3, 9, 4, 10, 5, 2, 1, 0,
1. Combien de bascules D sont ncessaires la ralisation de ce compteur ? Justifier.
Le cycle de ce compteur est constitu de 15 tats diffrents, 4 bits au minimum sont donc
ncessaires au codage de ces tats. Quatre bascules D flip-flop permettent alors la
mmorisation de ltat courant du compteur.
2. Etablir la table de transition du compteur. Montrer quil peut tre ralis partir dun
registre dcalage et dune porte logique lmentaire. Dessiner le schma logique du
compteur.
Table de transition ( Q3 est le bit de poids fort et Q0 le bit de poids faible) :
tat
courant

Q3

Q2

Q1

Q0

Q3+

Q2+

Q1+

Q0+

0
1
2
3
4
5
6
7
8
9
10
11
12
13
14

0
0
0
0
0
0
0
0
1
1
1
1
1
1
1

0
0
0
0
1
1
1
1
0
0
0
0
1
1
1

0
0
1
1
0
0
1
1
0
0
1
1
0
0
1

0
1
0
1
0
1
0
1
0
1
0
1
0
1
0

1
0
0
1
1
0
0
1
1
0
0
1
1
0
0

0
0
0
0
0
0
0
0
1
1
1
1
1
1
1

0
0
0
0
1
1
1
1
0
0
0
0
1
1
1

0
0
1
1
0
0
1
1
0
0
1
1
0
0
1

tat
suivant
8
0
1
9
10
2
3
11
12
4
5
13
14
6
7

On obtient directement, par lecture de la table de transition :

Q0+ = Q1
Q1+ = Q2
Q2+ = Q3

et Q3+ vaut 1 lorsque Q1 = Q0 , soit Q3+ = Q1 Q0 (on pouvait galement tablir la table
de Karnaugh de Q3+ pour reconnatre le ET inclusif).

Tlcom Bretagne

28/06/2009

Schma logique ou logigramme :

CK

CK

CK

Q3

CK

Q2

CK

Q1

Q0

Le schma logique montre que le compteur peut tre ralis avec un simple registre
dcalage et une porte ET inclusif. Il faudrait ajouter une commande dinitialisation
globale pour obtenir le circuit complet.

3. Sur le schma logique, indiquer le(s) chemin(s) critique(s) interne(s) du circuit. Donner
lexpression de sa frquence maximale de fonctionnement en fonction des caractristiques
temporelles des oprateurs logiques lmentaires le constituant.
Il existe a priori deux chemins critiques possibles : le chemin traversant la bascule 1 puis
le ET inclusif, et le chemin traversant la bascule 0 puis le ET inclusif. Do :
1
f max =
max[t p max (CK Q) Basc1 , t p max (CK Q) Basc0 ] + t p max ( porte) + t setup Basc3
Si les sorties
Q1
et
Q0
sont charges de manire identique,
t p max( CK Q) Basc1 > t p max( CK Q) Basc 0 , car alors la sortance de la bascule 1 est
suprieure la sortance de la bascule 0. Mais il ny a aucune indication sur la charge de
Q1 et Q0 dans lnonc.

Tlcom Bretagne

28/06/2009

(3 points)

Exercice 2

Raliser en logique CMOS, avec un nombre minimal de transistors et sans utiliser

dinterrupteur, la fonction logique g dfinie par :
g ( A, B, C , D) = A B + C D

On peut facilement crire cette fonction sous la forme dune expression inverse :

g ( A, B, C , D) = A + B + C + D = ( A + B )(C + D)
VDD

Tlcom Bretagne

28/06/2009