C5 Ram

Mmoires vives
F. Touchard
Polytech Marseille IRM3 2014-15 Architecture des ordinateurs
Mmoires vives
Introduction
plan du cours
F. Touchard
organisation d'une mmoire

technologies
hirarchie des mmoires
Mmoires vives
Introduction
ncessit de stocker plus ou moins longtemps les
informations manipules
mmoires accessibles en lecture et en criture
(mmoires vives)
F. Touchard
ont en plus un accs alatoire, d'o l'appellation historique

de RAM (Random Access Memory)
se distinguent des mmoires de stockage magntiques
(disques ou bandes) dont l'accs est squentiel
volatiles ( la diffrences des mmoires magntiques)
les registres sont une possibilit, mais ne sont pas adapts
de grandes capacits de stockage
Mmoires vives
Introduction
information lmentaire : bit
stock dans une cellule ou point mmoire
groups en mots de n bits
pas d'accs individuel aux bits d'un mot, mais passage par
un registre de travail
mots groups en blocs mmoire
vue "globale"
k lignes
d'adresse
2k mots de n bits
CS
R/W n lignes
d'entre
F. Touchard
n lignes
de sortie
Mmoires vives
Adressage matriciel
pour chaque cellule
F. Touchard
une ligne de slection

une ligne de sortie
une ligne d'entre (non
reprsente)
le dtail interne de la
cellule n'est pas
reprsent
partir de l'adresse, le dcodeur slectionne une ligne qui

est mise "1", mettant ainsi en communication la cellule et
la ligne de sortie
peu conome en portes
Mmoires vives
Adressage matriciel bidimensionnel
exemple d'une mmoire de 512 mots de 4 bits (capacit

totale de 2048 bits)
F. Touchard
adressage sur k = 9 lignes en entre du dcodeur et 4

lignes en sortie
512 portes ET pour le dcodeur si on prend l'architecture
prcdente
Mmoires vives
exemple d'une mmoire de 512 mots de 4 bits
F. Touchard
si la mmoire est organise en une matrice de 64 lignes et

32 colonnes (64 x 32 = 2048)
Mmoires vives
F. Touchard
la slection d'une ligne parmi 64 ncessite 6 lignes

d'adresse (A0 A5), soit 64 portes ET
il faut aussi 4 multiplexeurs (1 par bit du mot en sortie)
8 entres, adress par 3 lignes d'adresses (A6 A8),
soit 8 portes ET et une porte OU par multiplexeur
total : 64 + 4x9 = 100 portes
Mmoires vives
F. Touchard
nombre de portes ncessaires :

nb lignes
nb colonnes
multiplexeur (x4)
total
512
512
512
256
256
(2 entres) 3 p/mul.
268
128
16
128
(4 entres) 5 p/mul.
148
64
32
64
(8 entres) 9 p/mul.
100
32
64
32
(16 entres) 17 p/mul.
100
16
128
16
148
256
268
optimum pour une organisation aussi "carre" que possible
Mmoires vives
souvent les blocs mmoires comportent autant de lignes

que de colonnes
utilisation des mmes lignes d'adresses pour identifier

successivement la ligne puis la colonne
format de la mmoire : taille du mot

capacit de la mmoire : nombre total de bits
2k mots = n x 2k bits
F. Touchard
rduction du nombre de broches et de l'encombrement cot

mais 2 fois plus de temps pour accder un mot
mais possible d'adresser slectivement les lments d'une
mme ligne ou colonne il faut alors un signal de commande
supplmentaire pour savoir si on passe l'adresse d'une ligne
ou d'une colonne
kilo= 210 = 1 024

mega = 220 = 1 048 576
giga = 230 = 1 073 741 824
tera = 240 = 1 099 511 627 776
Mmoires vives
10
autre exemple d'une mmoire de 128 mots de 8 bits
F. Touchard
32 lignes (5 bits d'adressage)

4 colonnes (2 bits d'adressage)
Mmoires vives
11
F. Touchard
Mmoires vives
12
F. Touchard
Mmoires vives
chaque mot est stock

dans un registre 8
bascules
13
F. Touchard
Mmoires vives

dans un registre 8
bascules
chaque case recoit en
entre 8 lignes de
donnes et une ligne de
chargement
14
F. Touchard
Mmoires vives

dans un registre 8
bascules
entre 8 lignes de
chargement
chaque case a 8 lignes
en sortie
15
F. Touchard
Mmoires vives

dans un registre 8
bascules
entre 8 lignes de
chargement
chaque case a 8 lignes
en sortie commandes
par une porte "3 tats"
les cases sont organises
en 32 lignes et 4 colonnes
(5 + 2 bits d'adresse)
16
F. Touchard
Mmoires vives
le signal de slection CS
valide les fonctions de
lecture et d'criture
CS=1 : boitier bloqu
17
F. Touchard
Mmoires vives
CS=0, R/W=1 : lecture
18
F. Touchard
Mmoires vives
choix d'une ligne : toutes
les portes "3 tats" de
cette ligne sont sur les 4
bus de sortie
19
F. Touchard
Mmoires vives
choix d'une ligne : toutes
les portes "3 tats" de
cette ligne sont sur les 4
bus de sortie
choix d'une colonne : une
seule porte "3 tats" sur
les 4 est sur S
20
F. Touchard
Mmoires vives
CS=0, R/W=0 : criture
21
F. Touchard
Mmoires vives
l'entre E est prsente sur
toutes les cases
22
F. Touchard
Mmoires vives
toutes les cases
la ligne dsigne par AL
est 1 et autorise en
partie l'entre
23
F. Touchard
Mmoires vives
toutes les cases
la ligne dsigne par AL
est 1 et autorise en
partie l'entre
la colonne dsigne par
AC identifie uniquement la
cellule vise
24
Assemblage des blocs mmoire

souvent ncessaire d'associer plusieurs boitiers pour
disposer des quantits ncessaires de mmoire ou de
longueurs de mots suffisantes
augmentation de la longueur des mots
avec 2 boitiers de 2k mots de n bits 2k mots de 2n bits
k bits
d'adresse
2k mots
de n bits
2k mots
de n bits
n bits de bas poids
F. Touchard
Mmoires vives
n bits de haut poids
25

souvent ncessaire d'associer plusieurs boitiers pour
disposer des quantits ncessaires de mmoire ou de
longueurs de mots suffisantes
augmentation de la longueur des mots
avec 2 boitiers de 2k mots de n bits 2k mots de 2n bits
k bits
d'adresse
2k mots
de n bits
n
n bits de bas poids
F. Touchard
2k mots
de n bits
Mmoires vives
n bits de haut poids
26
augmentation du nombre de mots
exemple : ralisation d'un bloc de 4 x 2k mots de n bits

partir de 4 blocs de 2k mots de n bits
F. Touchard
k+2 lignes d'adresse

les k bits d'adresse de bas poids sont passs tous les
boitiers
les 2 bits de haut poids slectionnent le boitier
Mmoires vives
27
entrelacement
F. Touchard
mmoire entrelace n voies

constitue de n blocs
le bloc numrot i (i [0, n-1]) contient toutes les cellules
dont les adresses sont gales i modulo n :
adresse = kn+i
2 mots des adresses conscutives sont rangs dans des
blocs diffrents
permet de rduire le temps d'accs la mmoire en lecture
ou en criture par groupe de mots
Mmoires vives
28
exemple :
F. Touchard
une CPU de temps de cycle t veut lire un ensemble de N

mots des adresses conscutives
dans une mmoire non entrelace,
temps d'accs :t=Nx ta
ota est le temps d'accs la mmoire
Mmoires vives
29
dans une mmoire entrelace n voies telle que tant
F. Touchard
la premire requte est transmise l'instant t1 par l'unit de gestion de

la mmoire au bloc i
la seconde requte est transmise l'instant t1 + t par l'unit de gestion
au bloc i+1, et ainsi de suite
la rponse la premire requte est reue l'instant t1+ta
la rponse la seconde requte est reue l'instant t1+ta+t, et ainsi
de suite
il faut donc un temps total t=(n1+N)x t pour lire les N mots et
n-1 cycles sans rien
recevoir
l'entrelacement est analogue au traitement en pipeline des instructions
Mmoires vives
30
Rduction du nombre de broches
pour augmenter la densit d'implantation des boitiers sur

les circuits imprims
mmes broches pour l'adressage des lignes et des

colonnes
F. Touchard
organisation carre de la mmoire

deux signaux supplmenntaires Row Address Strobe (RAS)
et Column Address Strobe (CAS) ncessaire
pour identifier les adresses et les stocker dans des registres
diffrents : Row Address Register (RAR) et Column Address
Register (CAR). 2 dcodeurs diffrents
pour accder plusieurs mots d'une mme ligne, un seul
chargement d'adresse de ligne : accs en mode page
Mmoires vives
31
Rduction du nombre de broches
criture et lecture ne se font jamais simultanment :

possibilit d'utiliser les mmes broches pour entrer et sortir
des donnes
utilisation de portes "3 tats"
validation criture
broche E/S
validation lecture
F. Touchard
Mmoires vives
32
Les 2 familles de mmoires vives
RAM statiques (SRAM)
RAM dynamique (DRAM)
F. Touchard
faites l'aide de bascules R-S ou D

garantissent la mmorisation de l'information tant qu'elles
sont alimentes lectriquement
information stocke sous forme d'une charge lectrique
dans une capacit dont le chargement est command par
un transistor effet de champ (FET)
grande densit
d'intgration
(2 4 fois plus
grande que pour
des SRAM)
Mmoires vives
33
Les 2 familles de mmoires vives
SRAM plus rapide, utilise pour les registres et les

caches
mais dcharge progressive du condensateur du fait de

courants de fuite impossibles supprimer
rafrachissement priodique de la DRAM pour entretenir
la mmorisation
lecture destructive
restauration de la charge lectrique aprs chaque
opration de lecture
temps de rponse plus lent et variable (le rafrachissement
est prioritaire sur les autres oprations)
en 2010 : temps d'accs 0,5 2,5 ns, cot ~5000$ / GO
DRAM moins chres et plus denses utilises pour la

mmoire centrale
en 2010 : temps d'accs 50 - 70 ns, cot ~ 50 70$ / GO
(mmoire flash : 70-150 ns, 4-12 $ / GO,

disque : 5 - 20 ms, 0,02 2 $ / GO)
F. Touchard
Mmoires vives
34
Mmoire synchrone
tous les accs vus prcdemment sont de type

asynchrone
ils peuvent intervenir tout instant

leur dure ne dpend que des composants
c'est le temps d'accs la mmoire qui est actuellement le

goulot d'tranglement des architectures
gains obtenus en jouant sur l'organisation logique des
mmoires
mode page
accs en rafale (burst) pour plusieurs colonnes conscutives
F. Touchard
entres : adresse de dpart et nombre de cycles

compteur incrment par les cycles du signal CAS
Mmoires vives
35
Mmoire synchrone
possible aussi d'utiliser une horloge pour synchroniser les

accs mmoire : SDRAM
gestion plus simple de la mmoire (contrleur)

n'amliore pas le temps d'accs une seule donne, mais
lger gain en performance grce la gestion
autorise l'utilisation de 2 sous-blocs fonctionnant en mode
entrelac
F. Touchard
accs simultan 2 pages

une en cours de chargement pendant que l'autre est lue
technologie en constante volution (SDRAM, DDR

SDRAM, DDR2 SDRAM, XDR SDRAM, ...)
Mmoires vives
36
Cycles de fonctionnement des mmoires
cycle de lecture
le plus simple des cycles
F. Touchard
tablir l'adresse
afficher la fonction de lecture
slectionner le ou les botiers ncessaires
aprs un certain dlai, l'information apparat sur la sortie qui
passe en basse impdance, et reste prsente jusqu' la fin du
cycle
Mmoires vives
37
en cas de multiplexage des adresses de lignes et de

colonnes
R/W = 1 : lecture
F. Touchard
Mmoires vives
38
cycle d'criture
F. Touchard
tablir l'adresse
slectionner le ou les botiers ncessaires
tablir la donne sur l'entre
tablir une impulsion d'criture
Mmoires vives
39
cycle de lecture-modification-criture
plus efficace que de passer par 2 oprations spares
F. Touchard
tablir l'adresse
slectionner le botier correspondant
afficher la fonction lecture
la donne apparat sur la sortie au bout du temps d'accs
le systme modifie la donne qu'il applique sur l'entre
tablir une impulsion d'criture
Mmoires vives
40
lecture ou criture en mode page
F. Touchard
concerne les mmoires pour lesquelles on multiplexe les

adresses des lignes et des colonnes
on adresse d'abord la ligne
puis les adresses suivantes concernent les colonnes
Mmoires vives
41
rafrachissement des mmoires dynamiques
le principe du rafrachissement consiste lire la case

mmoire (avant que le condensateur ne soit compltement
dcharg) et la r-crire immdiatement
peut se faire chaque accs de la case
rafrachissement d'une ligne en affichant son adresse puis

en plaant une impulsion de longueur dfinie sur la ligne
RAS
F. Touchard
mais ne garantit pas le rafrachissement de la totalit de la

mmoire
contrleur ddi au rafrachissement (timing, multiplexage

des adresses)
Mmoires vives
42
Hirarchie des mmoires

organisation de la mmoire en plusieurs niveaux pour
fournir la quantit ncessaire avec la technologie la moins
chre, mais avec la vitesse de la mmoire la plus rapide
plus on est loin de la CPU, moins on a besoin de
vitesse
CPU
mmoire
vitesse
taille
cot
technologie
la plus
rapide
la plus
petite
la plus
chre
SRAM
DRAM
mmoire
mmoire
F. Touchard
la plus
lente
la plus
grande
Mmoires vives
la moins
chre
disque
magntique
43

les mouvements de donnes ne se font qu'entre niveaux
adjacents
la quantit minimum transfre est un bloc
CPU
niveau 0
si les donnes cherches sont

dans le niveau suprieur :
succs
sinon : chec (avec
pnalit temporelle)
la bonne comprhension de la
hirarchie est essentielle pour
obtenir les meilleures
performances
niveau 1
niveau 2
F. Touchard
Mmoires vives
44
La hirarchie le plus souvent rencontre
CPU
mmoire cache
mmoire principale
disque
les points importants pour optimiser la performance :
placement du bloc dans le niveau suprieur

identification du bloc
remplacement du bloc en cas d'chec
stratgie d'criture
complexe... (cf Patterson & Hennessy)
F. Touchard
Mmoires vives
45
ROM
F. Touchard
Mmoires vives
46
Multiplexage
multiplexeur
ralise l'opration inverse : slectionne une entre parmi N

et transmet l'information une sortie unique
exemple :
4 entres (2 lignes d'adressage et 1 strobe)
X0
X1
X2
X3
Y = A B E X0 A B E X1 A B E X 2 A B E X 3
F. Touchard
Mmoires vives
47
Dcodage
implmentation correspondante
E
A2
A1
A0
L0
L1
L2
L7
F. Touchard
Mmoires vives
48

C5 Ram

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

C5 Ram

Transféré par

Droits d'auteur :

Formats disponibles

Mmoires vives

Polytech Marseille IRM3 2014-15 Architecture des ordinateurs

organisation d'une mmoire

Polytech Marseille IRM3 2014-15 Architecture des ordinateurs

ont en plus un accs alatoire, d'o l'appellation historique

Polytech Marseille IRM3 2014-15 Architecture des ordinateurs

information lmentaire : bit

stock dans une cellule ou point mmoire

groups en mots de n bits

mots groups en blocs mmoire

Polytech Marseille IRM3 2014-15 Architecture des ordinateurs

pour chaque cellule

une ligne de slection

partir de l'adresse, le dcodeur slectionne une ligne qui

Polytech Marseille IRM3 2014-15 Architecture des ordinateurs

Adressage matriciel bidimensionnel

exemple d'une mmoire de 512 mots de 4 bits (capacit

adressage sur k = 9 lignes en entre du dcodeur et 4

Polytech Marseille IRM3 2014-15 Architecture des ordinateurs

Adressage matriciel bidimensionnel

exemple d'une mmoire de 512 mots de 4 bits

si la mmoire est organise en une matrice de 64 lignes et

Polytech Marseille IRM3 2014-15 Architecture des ordinateurs

Adressage matriciel bidimensionnel

la slection d'une ligne parmi 64 ncessite 6 lignes

Polytech Marseille IRM3 2014-15 Architecture des ordinateurs

Adressage matriciel bidimensionnel

nombre de portes ncessaires :

(16 entres) 17 p/mul.

(32 entres) 33 p/mul.

(64 entres) 65 p/mul.

optimum pour une organisation aussi "carre" que possible

Polytech Marseille IRM3 2014-15 Architecture des ordinateurs

Adressage matriciel bidimensionnel

souvent les blocs mmoires comportent autant de lignes

utilisation des mmes lignes d'adresses pour identifier

format de la mmoire : taille du mot

rduction du nombre de broches et de l'encombrement cot

kilo= 210 = 1 024

Polytech Marseille IRM3 2014-15 Architecture des ordinateurs

Adressage matriciel bidimensionnel

autre exemple d'une mmoire de 128 mots de 8 bits

32 lignes (5 bits d'adressage)

Polytech Marseille IRM3 2014-15 Architecture des ordinateurs

Adressage matriciel bidimensionnel

Polytech Marseille IRM3 2014-15 Architecture des ordinateurs

Adressage matriciel bidimensionnel

Polytech Marseille IRM3 2014-15 Architecture des ordinateurs

chaque mot est stock

Adressage matriciel bidimensionnel

Polytech Marseille IRM3 2014-15 Architecture des ordinateurs

chaque mot est stock

Adressage matriciel bidimensionnel

Polytech Marseille IRM3 2014-15 Architecture des ordinateurs

chaque mot est stock

Adressage matriciel bidimensionnel

Polytech Marseille IRM3 2014-15 Architecture des ordinateurs

chaque mot est stock

Adressage matriciel bidimensionnel

Polytech Marseille IRM3 2014-15 Architecture des ordinateurs

Adressage matriciel bidimensionnel

Polytech Marseille IRM3 2014-15 Architecture des ordinateurs

Adressage matriciel bidimensionnel