Académique Documents
Professionnel Documents
Culture Documents
Ch7 Memoires
Ch7 Memoires
Introduction
Dfinition , Caractristiques des mmoires Comprendre cest quoi une mmoire
Classification des mmoires
Comprendre le rle et la structure dune mmoire centrale.
La mmoire centrale
Caractristiques dune mmoire centrale
Apprendre concevoir une mmoire centrale ( modulaire et
Structure dune mmoire centrale entrelace ).
Conception dune mmoire centrale
Architecture dune Mmoire centrale ( architecture
modulaire et architecture entrelace ).
1 2
Avec une bascule cest possible de mmoriser une Larchitecture de Von Neumann est compose :
information sur 1 seul bit.
Dune mmoire centrale,
Dune unit centrale (UC ) ou CPU (Central Processing Unit),
Avec un registre cest possible de mmoriser une
processeur.
information sur n bits.
Cette architecture est la base des architectures des ordinateurs.
UC Mmoire
Processeur Centrale
3 4
5 6
3. Caractristiques des mmoires 3. Caractristiques des mmoires
1. La capacit dune mmoire 2.Volatilit
La capacit ( taille ) dune mmoire est le nombre (quantit)
Si une mmoires perd sont contenu ( les informations ) lorsque
dinformations quon peut enregistrer ( mmoriser ) dans cette la sources dalimentation est coupe alors la mmoire est dite
mmoire. volatile.
7 8
Le temps daccs est un critre important pour dterminer les performances dune
9 mmoire ainsi que les performances dune machine. 10
5. Mmoire semi-conducteur
4. Classification des mmoires
Mmoire
Les mmoires peuvent tres classe en trois catgories semi-condeucteurs
selon la technologie utilise :
11 12
1. Cest quoi une mmoire centrale ?
RAM : Random Acces memory Dans une machine (ordinateur / calculateur) pour excuter un programme il
Mmoire accs alatoire faut le charger ( copier ) dans la mmoire centrale .
15 16
un mot mmoire contient plusieurs cellules 0111100 0002 mmoire. Bus dadresse R O
D
mmoire. A E
Structure
0001100 . Dcodeur : permet de slectionner un
Une cellule mmoire stock 1 seul bit . M U interne
0001100 mot mmoire. R
Pour lire une information en mmoire centrale il faut effectuer les Pour crire une information en MC il faut effectuer les oprations
oprations suivantes: suivantes:
Charger dans le registre RAM ladresse du mot lire. Charger dans le RAM ladresse du mot ou se fera lcriture.
Lancer la commande de lecture ( R/W=1) Placer dans le RIM linformation crire.
Linformation est disponible dans le registre RIM au bout dun certain Lancer la commande dcriture pour transfrer le contenu du RIM
dans la mmoire .
temps ( temps daccs)
21 22
Problme ?
On veut raliser une mmoire de capacit C , mais nous disposons
uniquement de botiers ( des circuits ) de taille infrieur ?
6. Conception des MC
m
Botier
Capacit
?
Mmoire m
C
Capacit C
n
23 24
n
Solution
Structure dun botier
Un botier possde la mme structure quune mmoire ( RAM,RIM,.) Soit M une mmoire de capacit C , tel que m est le nombre de mot
en plus de la commande CS. et n la taille dun mot.
Soit M un botier de capacit C , tel que m le nombre de mot et n
la taille dun mot.
R/W CS
CS (Chip Select ) : cest une On suppose que C > C ( m >= m , n >=n)
commande en logique ngative qui
Quel est le nombre de botiers M ncessaire pour raliser la
permet de slectionner ( activer ) un D
botier .
E
mmoire M ?
R C
RIM Q=n/n
25 26
Solution (suite )
Exemple 1
P : permet de dterminer de nombre de botiers M ncessaire pour
obtenir le nombre de mots de la mmoire M ( extension lignes ).
Raliser une mmoire de 1Ko ( la taille dun mot est de 8 bits) en utilisant
des botiers de taille 256 mots de 8 bits ?
Q : permet de dterminer le nombre de botier M ncessaire pour
obtenir la taille de mot de la mmoire M ( extension mots ou
extension colonnes). Solution :
(m,n)=(1024,8) taille du bus dadresses est de 10 bits A90(A9A0), taille du
bus de donnes est de 8 bits D70(D7.D0)
P.Q donne le nombre totale de botiers ncessaire pour raliser la (m,n)=(256,8) taille du bus dadresses est de 8 bits (A7A0), taille du bus
mmoire M. de donnes est de 8 bits (D7.D0)
Calculer les deux facteurs dextension lignes et colonnes :
Pour slectionner les botiers on utilise les bits de poids forts P= m/m =1024/256=4 ( extension lignes )
dadresses. Si P est le facteur dextension lignes alors on prend k Q= n/n =8/8=1 (extension colonnes)
bits tel que P=2k.
Les autres bits dadresses restants sont utiliss pour slectionner un
Le nombre totale de botiers P.Q=4
mot dans un botier.
27 28
R/W
CS
D 70
Exemple 2
D7 0
8 bits On veut raliser une mmoire de 1Ko ( la taille dun mot est de 16 bits) en
utilisant des botiers de taille 1Ko mots de 4 bits ) ?
CS
A98
Solution :
D 70 (m,n)=(1024,16) taille du bus dadresses est de 10 bits (A9A0), taille de
bus de donnes est du 16 bits (D15.D0)
CS
(m,n)=(1024,4) taille du bus dadresses est de 10 bits (A9A0), taille de
bus de donnes est du 4 bits (D3.D0)
D 70
P=1024/1024=1 ( extension lignes )
Q=16/4=4 (extension colonnes)
CS
CS CS CS CS
Solution :
(m,n)=(1024,8) taille du bus dadresses est de 10 bits (A9A0), taille du bus
de donnes est de 8 bits (D7.D0)
(m,n)=(256,4) taille du bus dadresses est de 8 bits (A7A0), taille du bus
D1512 D118 D74 D30 de donnes est de 4 bits (D3.D0)
31 32
R/W
CS CS
D 70
Exercice
D7 4 D3 0 8 bits
CS CS
Raliser une mmoire de 8K X12 ( la taille dun mot est
de 12 bits) en utilisant des botiers de taille 2048 mots
A98
de 4 bits ) ?
D 74 D 30
CS CS
D 30
D 74
CS CS
A70
8 bits
D 74 D 30
33 34
Processeur Mmoire
7. Architectures des mmoires Centrale
centrales
Demande de
la lecture
Disponibilit de
linformation
35 36
UC inactive
Si le calculateur possde plusieurs processeurs qui fonctionnent en 7.1 Mmoire modulaire
parallle ( en mme temps ), cest possible que deux processeurs ou plus
demandent daccder la mmoire la mme instant.
Si la mmoire est structure en un seul bloc alors un processeur peut La solution est de dcouper la mmoire en plusieurs modules.
Plusieurs bus permettent daccder simultanment (en mme temps) la MC.
monopoliser la MC.
Possible davoir autant daccs que de modules.
Mme si le temps daccs est trs petit, des processeurs vont tre pnaliss On ne peut pas accder simultanment un module.
donc la structure de la MC est aussi importante.
MC
M1 M2 M3 M4
MC
P1 P2 P3 P4
Remarques :
Les adresses lintrieur dun module sont squentiels ( successives )
Cest possible quun module soit raliser avec des botiers de taille infrieur ( il
P1 P2 P3 P4 37 faut calculer les facteur dextension lignes et colonnes ) 38
39 40
R/W
Module 0
CS
D 70
D 70 8 bits
Exercice 1 :
CS
Soit une mmoire de taille de 4 Ko. Cette mmoire est dcoupe en 4
Module 1 modules. Donner le schma de cette mmoire en utilisant des
A1110
botiers de 512 mots de 8 bits?
D 70
Exercice2 :
Soit une mmoire de taille de 4 Ko. Cette mmoire est dcoupe en
CS Module 2 4 modules. Donner le schma de cette mmoire en utilisant des
botiers de 512 mots de 4 bits?
D 70
CS
Module 3
A90
10 bits
D 70
41 42
7.2 Mmoire entrelace Slectionner un mot dans une MC entrelace
Avec une MC modulaire , cest possible quun processeur Ladresse est divise en deux parties :
monopolise un module ( par exemple il accde a des adresse Les bits de poids faibles pour slectionner le bloc.
conscutive ), Pour viter ce problme : Si on dispose de n bloc , il faut prendre k bits tel que
Un module est divis en plusieurs Blocs . 2k>=n.
les adresses conscutive sont plac dans des bloc diffrents . Les bits de poids forts pour slectionner le mot dans
Le nombre de blocs reprsente le degr dentrelacement. le bloc .
43 44
45 46
R/W
Bloc 0
CS
D 70
Exercices
D7 0
8 bits Exercice 1 :
CS
Bloc 1 Raliser une mmoire de capacit 512 mot de 8 bits avec des
botiers de 64 mots de 8 bits avec un degr entrelacement de 4.
A10
Exercice 1 :
D 70
Raliser une mmoire de capacit 512 mot de 8 bits avec des
botiers de 64 mots de 4 bits avec un degr entrelacement de 4.
CS Bloc 2
D 70
CS
Bloc 3
A82
7 bits
D 70
47 48
7.3 Les mmoires modulaires entrelaces
Exemple
Raliser une mmoire de 64 mots de 8 bits organis en deux
La MC est divise en plusieurs modules modules entrelac , lentrelacement se fait lintrieur ( D=2). En
Chaque module est divis en n Blocs ( n le degr dentrelacement) utilisant des circuits ( botiers ) de 16 mots de 8 bits.
Pour slectionner un mot :
Il faut slectionner le module ( bits de poids forts ) La taille du bus dadresses k= 6 ( 64=26) A50
Slectionner le bloc dans le module ( bits de poids faibles )
Le nombre de module m=2 , la taille dun module est gale 32
Slectionner le mot dans le bloc ( les bits restant )
mots.
Le nombre de bits pour slectionner un module est gale 1 (A5 ).
Le nombre de blocs dans un module D=2 le nombre de bits
Nmodule adresse mot NBloc ncessaire pour slectionner un bloc est gale 1 (A0 )
la taille dun bloc est gale 16 mots un circuit suffit pour raliser
un bloc
Le nombre de bits ncessaire pour slectionner une mot dans le
bloc est gale 4 (A41 )
49 50
Module 0
CS Bloc 0
D 70
D7 0
8 bits
M0
Bloc 1 Exercice : Raliser une mmoire de 128 Ko ( taille dun mot est 8
CS
bits ) organis en quatre modules entrelacs avec un degr
A5 M1
dentrelacement D=4 ( lentrelacement se fait lintrieur des
modules), en utilisant des circuits ( botiers ) de 4 Ko mots de 4 bits.
D 70
Module 1
B0
CS
A0 Bloc 0
B1
D7 0
CS Bloc 1
A41
4 bits
D 70
51 52