LogiqueSequentielle PDF

Circuits séquentiels élémentaires
Ecole Polytechnique Universitaire de Montpellier

Université Montpellier II
Place Eugène Bataillon, 34095 Montpellier cedex 05, FRANCE
Laboratoire d'Informatique, de Robotique et de Microélectronique de Montpellier

p
UMR 5506 Université Montpellier II / CNRS
161 rue Ada, 34392 Montpellier cedex 05, FRANCE
1 Copyright © Epum/Lirmm
Combinatoire / Séquentiel
A0
A1
A2 Additionneur S0
A3
S1
B0 S2
B1
B2 S3
B3
a
E1
DECODEUR 7 b
E2 SEGMENTS
c
E3
d
E4 e
f
g
Q0
H Compteur A[3..0]
[ ] Additionneur S[3..0]
[ ]
Q1
B[3..0]
Q2
Q3 H
voie B
VA
INI OA
COMMANDE
voie A DE
OC RA
FEUX
URG DE
VB
H CARREFOUR
OB
RB
Entrées commandes Entrées data
Commandes
CONTROLEUR
Statuts
Sorties
C S S = C.a + C’.b
e
C e S
C S 0 0 S
0 1 S
1 0 0
1 1 1
Combinatoire :
- Lorsque les données d’entrée sont disponibles au même instant (mots en //)
- Les
L sorties
ti dépendent
dé d t uniquement
i t de
d lla fonction
f ti ett des
d données
d é d’entrées
d’ t é
Ei Si => f(Ei)
Séquentiel :
- Lorsque les données d’entrée sont réparties dans le temps (mots en série ou séquences)
- Mémorisation de données
- Les sorties dépendent de la fonction, des données d’entrées et des données mémorisées
Ei Si =>
> f(Ei,Qi)
f(Ei Qi)
Qi
Q
Synchrone / Asynchrone
Ei Si Ei Si
H
Qi Qi
Définition: Un système séquentiel est asynchrone si à partir de l'instant

ou on applique un vecteur d'entrée, son évolution est incontrôlable de
l' té i
l'extérieur.
Définition: Un système séquentiel est synchrone si son évolution est

contrôlable de l'extérieur par un signal d'horloge
Bascule RS
La bascule RS est un dispositif à deux entrées R et S et une sortie Q

présentant la propriété suivante:
- une apparition
iti (même
( ê ffugitive)
iti ) dde S entraîne
t î d durablement
bl tQQ=1
1
- une apparition (même fugitive de R) entraîne durablement Q=0.
Qn S R Qn+1 SR
0 0 0 0 Qn 00 01 11 10
R Q 0 0 1 0
0 1 0 1 0 0 0 X 1
0 1 1 X
S 1 0 0 1 1 1 0 1
1 0 1 0 X
1 1 0 1
1 1 1 X Qn+1
L'énoncé du problème est incomplet: les combinaisons (3) et (7) ne sont pas
définies. Elles correspondent à des ordres d'enclenchement (SET) et de
déclenchement (RESET) simultanés.
simultanés En laissant le problème incomplètement
spécifié, on peut obtenir plusieurs équations de la bascule
Bascule RS
SR
Qn 00 01 11 10
Qn+1
+1 = S.R
S R' + Qn.R
R' = (S + Qn) R
R'= ((S + Qn))' + R)
R)' (1) 0 0 0 X 1
Qn+1 = S + Qn.R' = (S' . (Qn.R)')' (2) 1 1 0 X 1
S Qn+1
S S'
(Q')
Q
S R Qn+1
R 0 0 Qn
Q
R (Q') 0 1 0
R'
(1) 1 0 1
(2) 1 1 Interdit
(R
(R,S)=(1,1)
S) (1 1) iintroduit
t d it une iindétermination.
dét i ti
En effet, le passage de la combinaison (R,S)=(1,1) à (R,S)=(0,0) entraîne
deux valeurs possibles sur Q selon que R ou S commute en premier.
Si l'on interdit la combinaison (R,S)=(1,1) on remarque que sur les deux
structures, la connexion symétrique de la sortie Q porte la valeur Q’.
Bascule RS
Avantages:
Simplicité
Inconvénients
Dispositif asynchrone
Etat
Et t interdit
i t dit
Sensibilité aux parasites (transitoires)
Phénomènes de rebonds
+5V Bp
R
s t
s
Bp
t
Dispositif anti-rebonds
+5V
Bp
p
R R
Q s t
S'
R’
R' t
S’
Bp t
Q
Reset ou
Etat mémoire t
s
Set ou
Etat mémoire t
Bascule RSH
La bascule RSH est une bascule RS synchronisée par un signal

d'horloge H. Lorsque H=0, la bascule est dans l'état mémoire. Lorsque
H 1 lla b
H=1, bascule
l ffonctionne
ti comme une b basculel RS
RS. C
Cette
tt b
bascule
l a
toujours un état interdit et fonctionne sur les niveaux d'horloge.
S R Qn+1
R Q
H 0 0 Qn H=1
S 0 1 0
1 0 1
1 1 Interdit
S Q
R (Q')
Bascule RSH
Fonctionnement sur niveau de l’horloge (H=1)
Avantages:
g
Insensibilité aux parasites (H=0)
Inconvénients
Etat interdit
Sensibilité aux parasites (H=1)
Bascule D-latch
La bascule D-Latch est une bascule conçue sur le même principe que
la RSH. Elle est obtenue à p
partir d'une bascule RSH en ne considérant
que les deux combinaisons (R,S) = (0,1) et (1,0).
D Q(n+1)
D Q
0 0 Qn+1 = Dn
H
Q 1 1 H=1
((S))
D Q
D
D Q
H Q
H
H
(Q')
(R)
Bascule D-latch
Fonctionnement sur niveau de l’horloge (H=1)
Avantages:
g
Pas d’état interdit
Insensibilité aux parasites (H=0)
Inconvénients
Sensibilité aux parasites (H=1)
Bascule D_Latch – Réalisation en CMOS
D Q
H
Bascule D (Maître-Esclave)
Les bascules maître-esclaves permettent de diminuer la sensibilité aux

parasites en minimisant la période de transparence. Elles fonctionnent sur
le front d'horloge
d horloge.
La bascule D maître-esclave est constituée de 2 D-Latch en cascade.
D Q D Q(n+1)
H
Qn+1 = Dn
0 0
Q H=
1 1
Maître E l
Esclave
Q0 Q
D D_Latch D_Latch
H
Q0
Q
Bascule D – Réalisation en CMOS
Maître Esclave
D Q
H
Bascule D (Maître-Esclave)
Fonctionnement sur fronts d’horloge
Mémorisation ((transfert)) de données
Avantages:
Dispositif synchrone
Pas d’état interdit
Insensibilité aux parasites
Bascule T (Toggle)
Comme la bascule D, la bascule T fonctionne sur front d’horloge. Elle

permet de conserver la valeur de sortie précédente ou de l’inverser. Ce
type de bascule est particulièrement intéressant pour la réalisation de
compteurs. La bascule T peut être réalisée à partir d’une bascule D.
T Q T Q(n+1)
H 0 Q(n)
Q H=
1 Q’(n)
Q (n)
D Q
T
Bascule JK
Comme la bascule D, la bascule JK est une bascule fonctionnant

sur front. Elle dispose par contre de 2 entrées J et K. La bascule JK
peut être réalisée à partir d’une
d une bascule D
D.
JK Q(n+1)
J Q
00 Qn H=
H 01 0
K Q 10 1
11 Qn ’
J D Q
Avec D = J’K’Q + JK’ + JKQ’
K = J.Qn’ + K’.Qn
H
Bascule JK (autre réalisation)
La bascule JK peut également être réalisée à partir de de 2 RSH en

cascade et d ’un rebouclage permettant d’éliminer l’état interdit de
la RSH
RSH.
JK Q(n+1)
J Q
00 Qn Q 1 = JJ.Qn’
Qn+1 Q ’ + K’
K’.Qn
Q
H 01 0
K Q 10 1
11 Qn ’ H=
Maître Esclave
Q0 Q
J RSH RSH
H
K Q0
Q
Initialisation des bascules
Initialisation asynchrone par signaux de Preset (RAU) et Clear (RAZ).
Preset
D Cl
Clear
P
Preset
t
Q
D
H H Q
Clear Structure à reporter sur les 2

étages (Maître et Esclave) de
la bascule D.
D
Initialisation des bascules
Initialisation synchrone par signaux de Preset (RAU) et Clear (RAZ).
D0 = Clear.Preset.D + Clear.0 + Preset.1 (Preset Prioritaire)

= Clear.D
Clear D + Preset
Clear
D0 Q
D
Preset Bascule D
H
Inhibition des bascules
D Q D Q D Q D Q
H H H H
D Q D Q D Q
H H H
D0 Q D Q
Inib
Bascule D Inib
D H
H
D0 = Inib.D + Inib.Q
Paramètres temporels des bascules
H H
Q
D ou JK
Temps de Setup Temps de Hold TpHL,TpLH
TpHL(RAZ)
T LH(RAU)
TpLH(RAU)
Registres
Les registres sont des associations de bascules permettant de

mémoriser et de réaliser certaines opérations sur des mots logiques
E3 E2 E1 E0
D Q D Q D Q D Q
H H H H
Q Q Q Q
H=
S3 S2 S1 S0
E S
D Q D Q D Q D Q
H H H H
Q Q Q Q
H=
S3 S2 S1 S0
Registres
Chargement // (C=1) et Inhibition (C=0)
E3 E2 E1 E0
C
D Q D Q D Q D Q
H H H H
Q Q Q Q
H
S3 S2 S1 S0
Di = C .Ei + C’.Si
Registre universel
C1C2 = 00 Chargement parallèle

C1C2 = 01 Décalage à droite
C1C2 = 10 Décalage à gauche
C1C2 = 11 Inhibition de l'horloge.
Di = C1’.C2’ .ei + C1’.C2.Si-1 + C1.C2’.Si+1 + C1.C2.Si
E3 E2 E1 E0
S3 S2 S1 S0
EG S3 S2 S1
S2 S1 S0 ED
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
C1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
C2
D Q D Q D Q D Q
H H H H
Q Q Q Q
Ecrit
S3 S2 S1 S0
Mémoires
Data In
Adr
R/W
CS
Data Out
Mémoires
ITRS roadmap: International Technology Roadmap for Semiconductors
New logic
Reused logic
g
Memory
1999 2002 2005 2008 2011 2014
Mémoires - Principe
d R/W
e
c CS
o Data In
d H
e
u
r
d
e
l
i
g
Data Out
n
e
AL
AC
Décodeur de colonne
Adr
=> Inhibition = f(Cs . R/W . AL. AC)
Cellule Mémoire SRAM
WORD
BIT BIT
WORD
BIT BIT
Plan Mémoire SRAM
MUX MUX MUX MUX
Sense Amp Sense Amp Sense Amp Sense Amp
Modèle fonctionnel d’une mémoire SRAM
ecode
lines
code
vers
Memory
WL-prede
WL driv
WLdec
cell array
Word
Bit lines
Bit line precharge

Address Address latch
Bit lines
Bit line muxs

BL-predecode
BL-decode
Sense Write Write
amps drivers enable
Timing
Chip select generation Data out Data in
latches latches
Clock Dout Din
Exemple de Floorplan (RAM)
Cellule Mémoire DRAM
WORD
C 25 F
C~25nF
BIT
Compteur
Un compteur est une association de n bascules permettant de

décrire, au rythme d'une horloge, une séquence déterminée qui
peut avoir au maximum 2n combinaisons différentes
différentes.
001 010
Q2 Q1 Q0
0 0 0
0 0 1 000 011
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0 111 100
1 1 1
0 0 0 110 101
Définition: Une combinaison de sortie d'un compteur

p est appelée
pp état. Le nombre
d'états différents pour un compteur est appelé le modulo ~ de ce compteur.
Compteur
Un compteur est une association de n bascules permettant de

décrire, au rythme d'une horloge, une séquence déterminée qui
peut avoir au maximum 2n combinaisons différentes
différentes.
Q2 Q1 Q0
H
0 0 0
0 0 1
0 1 0 Q0
0 1 1
1 0 0
1 0 1 Q1
1 1 0
1 1 1
Q2
Compteur asynchrone
Q0 Q1 Q2
1 T Q 1 T0 1 T1 1 T2
Q'
Q
H H
Q0'
Q0 Q1'
Q1 Q2'
Q2
H Q2 Q1 Q0
H 0 0 0
0 0 1
Q0 0 1 0
Q 0 1 1
Q1 1 0 0
1 0 1
1 1 0
Q2 1 1 1
Décompteur asynchrone
Pour réaliser un décompteur il suffit de considérer sur les sorties Q’ des

bascules ou de réaliser le même montage avec des bascules fonctionnant
sur front montant
Q0 Q1 Q2
1 T0 1 T1 1 T2
H
Q0' Q1' Q2'
H Q2'Q1'Q0 H Q2 Q1 Q0
1 1 1 1 1 1
Q0' 1 1 0 Q0 1 1 0
1 0 1 1 0 1
1 0 0 1 0 0
Q1' 0 1 1 Q1 0 1 1
0 1 0 0 1 0
Q2' 0 0 1 0 0 1
0 0 0 Q2 0 0 0
Compteur asynchrone par 6
Pour réaliser un compteur ou un décompteur dont le cycle n'est pas une

puissance de 2, la seule solution est d'agir sur l'entrée "Clear" lorsque la
combinaison correspondant au modulo du compteur ce produit sur les
sorties de celui ci.
Q0 Q1 Q2
Clear
1 T0 1 T1 1 T2
H Q2 Q1 Q0 Clear
0 0 0 0
Q0 0 0 1 0
0 1 0 0
0 1 1 0
Q1 1 0 0 0
1 0 1 0
1 1 0 1
Q2
Compteur asynchrone (D)
1 T Q J Q
D Q
1
Q' K Q'
Q'
H H
H
Q0 Q1 Q2
D0 D1 D2
H
Q0' Q1' Q2'
Inconvénients des compteurs asynchrones
DpDpDp
H
Q0
Q1
Q
Q2
7 76 4 0
Tm = Dp * n Délai de propagation du compteur

TH t Tm Période de l'horloge
FH d 1/(Tm) = 1 / (n*Dp) Fréquence de l'horloge
Compteurs / Décompteur
Modification de l’état
Q0 Q1 Q2
1 T0 1 T1 1 T2
H
Q0' Q1' Q2'
Logique sur des signaux asynchrones (H, Clear)
Risque
q de transitoires
Q0 Q1 Q2
Clear
1 T0 1 T1 1 T2
Règles élémentaires de conception
Pas de logique sur les signaux

- d ’horloge
horloge (H)
- de forçage (Clear, Preset)
AND2
INPUT
6 a VCC
1
OR2
INPUT OUTPUT
5 com VCC 8 s
3
NOT AND2
Compteur synchrone
Clear
Q0 Q1 Q2
? T0
0
? T1 ? T2
H
Clear
Q0 Q1 Q2
? D0
? D1 ? D2
Clear
Q0 Q1 Q2
? ? J1 ? J2
J0
? K0 ? K1 ? K2
Compteur synchrone
Clear
Q0 Q1 Q2
? T0
? T1 ? T2
Q2 Q1 Q0
0 0 0 T0 = 1
0 0 1 T1 = Q0
0 1 0 T2 = Q0.Q1
0 1 1
1 0 0
1 0 1 Tn = Q0.Q1....Qn-1
1 1 0
1 1 1
0 0 0
Compteur synchrone
Q0 Q1 Q2
1 T0 T1 T2
Q0' Q1' Q2'

Q2
Tm = Dp Délai de propagation du compteur

TH t Tm Période de l'horloge
FH d 1/(Tm) = 1 / Dp Fréquence de l'horloge
Décompteur synchrone
Un décompteur peut être obtenu en sortant sur les sortie Q’ du

compteur. On peut également réaliser un décompteur en remarquant sur
l ttable
la bl de
d vérité
é ité que lle bit d
de poids
id ffaible
ibl change
h à ttous lles coups
d'horloge et qu'un bit quelconque change lorsque tous les bits de droite
sont égaux à 0.
T0 = 1
T1 = Q0’
T2 = Q0’.Q1’
Q2 Q1 Q0
0 0 0 Tn = Q0’.Q1’....Qn-1’
0 0 1
0 1 0
Q0 Q1 Q2
0 1 1
1 0 0
T0 T1 T2
1 0 1 1
1 1 0 Q1' Q2'
Q0'
1 1 1
H
0 0 0
Compteur / décompteur synchrone
Par le même raisonnement, on peut déterminer la structure d'un compteur

/ décompteur synchrone dont le mode comptage ou décomptage est
commandé par une commande C (C=0 => Comptage
Comptage, C=1 =>
Décomptage).
T0 = 1
T1 = C’.Q0
C’ Q0 + C Q0’ = C Q0
C.Q0’
T2 = C’.Q0.Q1 + C.Q0’.Q1’
Tn = C
C’.Q0.Q1...Qn-1
Q0 Q1 Qn 1 + C
C.Q0
Q0’.Q1
Q1’....Qn-1
Qn 1’
C T2 Q2
T1 Q1
Q0
T0=1
Compteur synchrone par 6
Pour réaliser un compteur, un décompteur ou un compteur / décompteur

dont le cycle n'est pas une puissance de 2, il faut recalculer les fonctions
d'entrée des bascules.
Q2 Q1 Q0
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
Soit C5 un flag prévenant qu'on est sur la combinaison 5. C5 = Q2.Q1’.Q0

T0 = 1 (Même fonctionnement que C5 vaille 0 ou 1)
T1 = C5’.Q0 + C5.0 = C5’.Q0 (Conservation de la valeur de sortie lorsque C5=1)
T2 = C5
C5’.Q0.Q1
Q0 Q1 + C5
C5.1
1 = C5
C5’.Q0.Q1
Q0 Q1 + C5 (Inv de la valeur de sortie lorsque
(Inv. C5=1)
Compteur / Décompteur par 6 avec Inhibition
Inib : Signal d ’inhibition du compteur (actif sur niveau 1)

Q2 Q1 Q0
Compt : Signal de comptage (1) / Décomptage (0)
0 0 0
C0 : Détection de la combinaison 0
0 0 1
0 1 0 C5 : Détection de la combinaison 5
0 1 1
1 0 0
T0 = Inib’
1 0 1
T1 = Inib’[Compt{C5’.Q0)} + Compt’{C0’.Q0’} ]
Clear
T2 = Inib
Inib’[Compt{C5’.Q0.Q1
[Compt{C5 .Q0.Q1 + C5} + Compt
Compt’{C0’.Q0’.Q1’
{C0 .Q0 .Q1 + C0]
Inib
Compt
Qi
H=
Bascules T, D et JK
Q Q Q
E T D J
E
E
K
H H H
Compteur synchrone (D)
Clear
Q0 Q1 Q2
? D0
? D1 ? D2
Q2 Q1 Q0 D Q(n+1)
0 0 0 0 0
0 0 1 1 1
0 1 0
0 1 1
1 0 0 D0 = Q0’
1 0 1 D1 = Q0.Q1’ + Q0’.Q1 = Q0 Q1
1 1 0 D2 = Q0.Q1. Q2
Q2’ + (Q0.Q1)
(Q0.Q1)’.Q2
.Q2 = Q0.Q1 Q2
1 1 1
57 Dn = ... Copyright © Epum/Lirmm

Décompteur synchrone (D)
Clear
Q0 Q1 Q2
? D0
? D1 ? D2
Q2 Q1 Q0 D Q(n+1)
0 0 0 0 0
0 0 1 1 1
0 1 0
0 1 1
1 0 0 D0 = Q0’
1 0 1 D1 = Q0.Q1 + Q0’.Q1’ = (Q0 Q1)’
1 1 0 D2 = (Q
(Q0+Q1).
Q ) Q2
Q + (Q0+Q1)’.Q2’
(Q Q ) Q = (Q0+Q1)
(Q Q ) Q
Q2’
1 1 1
58 Dn = ... Copyright © Epum/Lirmm

Compteur / Décompteur par 6 avec Inhibition
Inib : Signal d ’inhibition du compteur (actif sur niveau 1)

Q2 Q1 Q0
Compt : Signal de comptage (1) / Décomptage (0)
0 0 0
C0 : Détection de la combinaison 0
0 0 1
0 1 0 C5 : Détection de la combinaison 5
0 1 1
1 0 0 D0 = [Inib’[Compt{C5’.Q0’ + C5.Q0’} +
1 0 1
Compt’{C0’
Compt {C0 .Q0
Q0’ + C0.Q0
C0 Q0’}} ] + Inib
Inib. Q0]
= [Inib’[Q0' ] + Inib. Q0]
Clear
= Inib Q0’
Inib D1 = [Inib’[Compt{C5’.(Q0.Q1’+Q0’.Q1)+C5.0} +
Compt
Qi Compt’{C0’.(Q0’.Q1’+Q0.Q1) + C0.0} ] + Inib. Q0]
= [Inib
[Inib’[Compt{C5’ (Q0 Q1)} +
[Compt{C5 .(Q0
Compt’{C0’.(Q0 Q1’) } ] + Inib. Q0]
D2 = [[Inib’[Compt{C5’.(Q0.Q1
[ p{ ( Q2)}
)} +
H= Compt’{C0’.(Q0+Q1 Q2’) } ] + Inib. Q0]
Règles de conception (Registres, Compteurs, …)

- d ’horloge (H)
Clear
C t ôl
Contrôle e0 e1 e2
Contrôle
Clear
eii Qi ? D0
? D1 ? D2
H= Q0 Q1 Q2
Règles de conception (Circuit)

- d ’horloge (H)
Clear
Control
Bloc1 Bloc2 Bloc3 Bloc4
Data out
Data_out
Data_in

LogiqueSequentielle PDF

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

LogiqueSequentielle PDF

Transféré par

Droits d'auteur :

Formats disponibles

Circuits séquentiels élémentaires

Ecole Polytechnique Universitaire de Montpellier

Laboratoire d'Informatique, de Robotique et de Microélectronique de Montpellier

Entrées commandes Entrées data

 Définition: Un système séquentiel est asynchrone si à partir de l'instant

 Définition: Un système séquentiel est synchrone si son évolution est

La bascule RS est un dispositif à deux entrées R et S et une sortie Q

La bascule RSH est une bascule RS synchronisée par un signal

 Fonctionnement sur niveau de l’horloge (H=1)

 Fonctionnement sur niveau de l’horloge (H=1)

Les bascules maître-esclaves permettent de diminuer la sensibilité aux

 Fonctionnement sur fronts d’horloge

 Mémorisation ((transfert)) de données

Comme la bascule D, la bascule T fonctionne sur front d’horloge. Elle

Comme la bascule D, la bascule JK est une bascule fonctionnant

La bascule JK peut également être réalisée à partir de de 2 RSH en

Initialisation asynchrone par signaux de Preset (RAU) et Clear (RAZ).

Clear Structure à reporter sur les 2

Initialisation synchrone par signaux de Preset (RAU) et Clear (RAZ).

D0 = Clear.Preset.D + Clear.0 + Preset.1 (Preset Prioritaire)

Temps de Setup Temps de Hold TpHL,TpLH

Les registres sont des associations de bascules permettant de

Chargement // (C=1) et Inhibition (C=0)

C1C2 = 00 Chargement parallèle

ITRS roadmap: International Technology Roadmap for Semiconductors

1999 2002 2005 2008 2011 2014

=> Inhibition = f(Cs . R/W . AL. AC)

MUX MUX MUX MUX

Sense Amp Sense Amp Sense Amp Sense Amp

Bit line precharge

Bit line muxs

Clock Dout Din

Un compteur est une association de n bascules permettant de

 Définition: Une combinaison de sortie d'un compteur

Un compteur est une association de n bascules permettant de

Pour réaliser un décompteur il suffit de considérer sur les sorties Q’ des

Pour réaliser un compteur ou un décompteur dont le cycle n'est pas une

Tm = Dp * n Délai de propagation du compteur

Logique sur des signaux asynchrones (H, Clear)

Pas de logique sur les signaux

Q0' Q1' Q2'

Tm = Dp Délai de propagation du compteur

Un décompteur peut être obtenu en sortant sur les sortie Q’ du

Par le même raisonnement, on peut déterminer la structure d'un compteur

Pour réaliser un compteur, un décompteur ou un compteur / décompteur

Soit C5 un flag prévenant qu'on est sur la combinaison 5. C5 = Q2.Q1’.Q0

T1 = C5’.Q0 + C5.0 = C5’.Q0 (Conservation de la valeur de sortie lorsque C5=1)

Inib : Signal d ’inhibition du compteur (actif sur niveau 1)

57 Dn = ... Copyright © Epum/Lirmm

58 Dn = ... Copyright © Epum/Lirmm

Inib : Signal d ’inhibition du compteur (actif sur niveau 1)

Pas de logique sur les signaux

Pas de logique sur les signaux

Vous aimerez peut-être aussi

Définition: Un système séquentiel est asynchrone si à partir de l'instant

Définition: Un système séquentiel est synchrone si son évolution est

Fonctionnement sur niveau de l’horloge (H=1)

Fonctionnement sur niveau de l’horloge (H=1)

Fonctionnement sur fronts d’horloge

Mémorisation ((transfert)) de données

Définition: Une combinaison de sortie d'un compteur