04/01/2021

Objectif de TP
CONCEPTION ET VERIFICATION DES CIRCUITS INTEGRES

cours: Layout de circuits intégrés avancés

Le but de ce TP est de vous familiariser avec les notions
moyens
de layout en technologie CMOS. Pour cela, on utilise
• Cours
• TD
un petit logiciel nommé MICROWIND , Ce l ogiciel permet
➢ TP de designer et de simuler des structures intégrées.

Génie Electrique 3 - Prof. Ismail ERRACHID

2020/2021 - Semestre 1

Définition de Masque et layout

Pour un concepteur de circuit intégré, un masque est la
donnée de toutes les caractéristiques géométriques liée
à la réalisation d’une étape du processus de fabrication de
la puce.
le layout correspond à l’ensemble des masques.
Technologies utilisées pour la
conception des CI
La technologie actuelle utilise des transistors CMOS qui
met en jeu à la fois des transistors P et N.
La technologie CMOS (Complementary Métal
Oxyd Semiconductor).
la plus répandue parmi toutes les technologies
semi-conducteurs.

1
 04/01/2021

VDD

Technologie CMOS
Bloc de transistor
• Peu de consommation de puissance. PMOS

• Une meilleure résistance au bruit.

• Toutes les fonctions logiques dans cette
technologie sont réalisées d’une paire de
La sortie
transistors MOS complémentaires (type N, Les entrées

type P).
Bloc de transistor
NMOS

GND

Exemple: un inverseur
Dessin des masques d’un circuit
VDD métal
Silicium dopé (P) intégré (layout)
La conception d'un circuit CMOS consiste à
polysilicium placer sur un substrat plan de silicium
L’e ntrée La sortie métal faiblement dopé, des transistors nMOS et
1 ou 0
pMOS interconnectés par des fils métalliques,
réalisant une fonction bien définie.

Silicium dopé (N) VSS métal

2
 04/01/2021

Masque de transistor P et transistor N

Dessin des masques d’un circuit

intégré (layout) Transistor N Transistor P
Un transistor MOS se résume à l'intersection de deux
G
G
Couches, le polysilicium et la difusion (N ou P).
D S S D
Le substrat utilisé est de type P, ce qui ne nécessite pas

de caisson d'isolement pour la réalisation d'un NMOS.

Exemple: Layout d’uninverseur OutilMicrowind

Métal
Transistor P

polysilicium
Transistor N

contact

3
 04/01/2021

Les règles de dessin Les règles de dessin

4λ Entre métals
• Il existe un certain nombres de contraintes sur les dimensions des

différents masques, elles sont imposées par la technologie utilisée. 6λ

6λ 10λ

• A chaque technologie sont associées des règles de dessin propres,

3λ
leur respect est vérifié par un logiciel de drc ( Design Rules Check ).
2λ

4λ minimum
4λ
4λ minimum
3λ minimum