Analyse temporelle du chipset AMD A70(FCH)

Prenez Wistron JE50 comme exemple —— Xunweiwang Huang Xinchuan Production

Table des matières -------------------------------------------- Page 1
Schéma d'architecture FCH --------------------------------- Page 2
Analyse du circuit d'isolation de protection ---------------------------- Page 3
Analyse du circuit de secours -------------------------------- Page 7
Déclenchement du circuit de mise sous tension ------------------------------- Page
11
PG, circuit de réinitialisation ----------------------------- Page 18
Pièce jointe : Définition des broches ISL6267 (puce d'alimentation du processeur) -
page 20
Sommaire --------------------------------------------Page 23
Le contenu de ce matériel est uniquement destiné à l'étude et à la recherche de
chacun. Le piratage est strictement interdit et le piratage est méprisé.
Si vous rencontrez des problèmes, veuillez m'en informer Le droit d'interprétation
de ce document m'appartient.
www.chinafix.com Huang Xinchuan original
Centre de formation en maintenance informatique Xunwei 0755-61506416
www.chinafix.com
Schéma d'architecture
Figure 1
1. Comme le montre le schéma d'architecture ci-dessus, le processeur est l'APU de
deuxième génération à 722 broches d'AMD (l'APU de première génération est à 412
broches pour
jeu de puces A50).
2. La puce à pont unique FCH est HUDSON-M3 (le jeu de puces A50 est M1).
3. Le bus UMI_LINK et la ligne DP1 sont utilisés entre CPU et FCH (uniquement pour
le signal d'affichage CRT qui prend en charge la sortie FCH)
4. La carte graphique discrète est gérée par le CPU, et le CPU émet directement les
signaux d'affichage HDMI et EDP (si l'écran ne prend pas en charge les signaux EDP,
il est nécessaire de
Après que la puce PS8612 convertit le signal EDP en une sortie de signal LVDS), la
mémoire est également directement gérée par le CPU.
5. Le pont FCH prend directement en charge l'USB3.0 natif et le pont intègre
entièrement l'horloge. Bridge et EC partagent un BIOS.
www.chinafix.com Huang Xinchuan original
Centre de formation en maintenance informatique Xunwei 0755-61506416
www.chinafix.com
Analyse du circuit d'isolation de protection
1. Insérez l'adaptateur de l'interface DCIN1, la tension de l'adaptateur est de 19
V à partir des broches 1 et 2, nommée AD_JK, AD_JK est divisé en trois
Une voie est directement envoyée au pôle S du tube d'isolation PU3802, l'autre voie
est envoyée au pôle E du PQ3802 et au pôle B du PQ3802
PWR_ADJK_EN est contrôlé par PQ3801, et le pôle B de PQ3801 est contrôlé par le
signal AD_OFF, ce signal AD_OFF
Le nombre est un signal de décharge de la batterie, de l'EC, lorsque l'EC n'est pas
alimenté, cet AD_OFF est faible (en mode adaptateur
vers le bas, cet AD_OFF est également faible). Par conséquent, PQ3801\PQ3802 est
dans l'état de coupure, et l'autre AD_JK
La tension est divisée par PR3807 et PR3808 en série pour former une tension
d'environ 6,3 au pôle G de PU3802, de sorte que PU3802 est auto-conducteur, ce qui
entraîne
AD+, comme indiqué ci-dessous :
Figure 2
2. AD+ est divisé en quatre canaux : le premier canal est envoyé au pôle G du
PU4002, qui arrête le PU4002 et sert à isoler la batterie. Comme indiqué ci-
dessous:
image 3
www.chinafix.com Huang Xinchuan original
Centre de formation en maintenance informatique Xunwei 0755-61506416
www.chinafix.com
Le deuxième AD+ est envoyé au pôle D du PU4001, et à travers la diode interne du
corps, AD+_TO_SYS (quasi-commun) avec un petit courant est généré.
point), comme indiqué ci-dessous :
Figure 4
Le troisième canal AD + est envoyé à la 22e broche DCIN de la puce de charge
(BQ24745) via PD4001 et PR4036 pour alimenter la puce,
Le quatrième canal AD + est divisé en une tension d'environ 3,5 par PR4005 et
PR4010, et envoyé à la deuxième broche de la puce de charge comme seuil d'insertion
de l'adaptateur
Détection, comme indiqué ci-dessous :
Figure 5
www.chinafix.com Huang Xinchuan original
Centre de formation en maintenance informatique Xunwei 0755-61506416
www.chinafix.com
2. Le modèle de cette puce de charge est BQ24745 et le seuil de détection de la
broche ACIN est de 2,4 V.
Et lorsque la tension de la broche ACIN dépasse 2,4 V, la 3e broche VREF produit
3,3 tension linéaire PWR_CHG_REF et la 13e broche
ACOK Sortie à drain ouvert Signal AC_OK.
Image 6
Une fois PWR_CHG_REF généré, il alimente la broche 1 ICREF (entrée de tension de
référence de compensation de courant d'entrée), comme illustré à la Figure 6.
PWR_CHG_REF fournit également une tension de rappel à AC_OK via PR4019, comme
illustré à la Figure 7 :
Figure 7
www.chinafix.com Huang Xinchuan original
Centre de formation en maintenance informatique Xunwei 0755-61506416
www.chinafix.com
Une fois AC_OK relevé à un niveau élevé, il est divisé en deux canaux : le premier
canal est illustré à la figure 4 : AC_OK est envoyé à la cinquième broche de PQ4001
pour contrôler le
Les broches 3 et 4 du PQ4001 sont connectées à la masse, de sorte que la résistance
PQ4021 100K et la résistance PR4022 49K forment un diviseur de tension en série.
La tension autour de 6.2V contrôle la conduction du PU4001 et génère un point quasi
commun AD+_TO_SYS avec un courant important.
Le deuxième canal est illustré à la figure 8 ci-dessous : AC_OK est envoyé à la 2e
broche de PQ4002 pour contrôler les 1ère et 6e broches de PQ4001 à conduire à la
terre, et le
Le signal AC_IN# est tiré vers le bas pour informer l'EC que l'adaptateur a été
branché.
Figure 8
Le point quasi commun AD+_TO_SYS à courant élevé traverse la résistance de
détection de courant PR4004 de 0,01 ohm pour générer la tension de point commun
DCBATOUT.
Les deux extrémités de la résistance de détection de courant PR4004 sont
respectivement connectées aux 27e et 28e broches CSSP et CSSN du BQ24745.
Remarque : Cette machine utilise un adaptateur 90 W (19 V 4,74 A), comme illustré à
la Figure 9 ci-dessous :
Figure 9
www.chinafix.com Huang Xinchuan original
Centre de formation en maintenance informatique Xunwei 0755-61506416
www.chinafix.com
Analyse du circuit de secours
1. Cette puce de secours est RT8239C, avec un total de 20 broches, comme illustré à
la Figure 10 ci-dessous :
Figure 10
Principe de fonctionnement du RT8239C : 1. DCBATOUT fournit l'alimentation
principale au VIN 11 broches de la puce, 2. DCBATOUT passe à travers
Le PR4150 devient PWR_5V3D3V_ENLDO après la résistance de 100K et envoie la broche
ENLDO 12 de la puce en tant que signal d'activation de tension linéaire
Non., 3. Lorsque la puce reçoit l'alimentation principale VIN et ENLDO, la puce
produit automatiquement une alimentation à deux lignes LDO5, LDO3 à partir des
broches 14 et 15.
tension, le nom après la sortie LDO5 est 5V_AUX_S5 et le nom après la sortie LDO3
est 3D3V_AUX_S5.
PWR_5V3D3V_ENLDO est contrôlé par le circuit de protection contre les sous-tensions
de tension de point commun. Lorsque la tension de point commun est inférieure à
7,5 V, le
Après le claquage inverse de la diode Zener PD4101 (3,9 V), la tension divisée par
les résistances PR4147 \ PR4148 sera inférieure à
2.5V, à ce moment, les broches 1 et 6 de PQ4103 seront coupées, et DCBATOUT_UVP_1
de la broche 6 contrôlera la broche 5 de PQ4103 pour activer
3. La broche 4 est activée, abaissez le signal PWR_5V3D3V_ENLDO et toute la tension
du système sera désactivée. Comme le montre la figure 11 ci-dessous :
Figure 11
www.chinafix.com Huang Xinchuan original
Centre de formation en maintenance informatique Xunwei 0755-61506416
www.chinafix.com
Comme le montre la figure 10 : une fois que 5V_AUX_S5 est généré, il est envoyé à
la 13e broche SECFB de la puce via PR4130, qui est utilisée pour fermer la sortie
du canal
Fonction de protection contre les sous-tensions UVP, la description des broches de
SECFB est la suivante :
Traduction simple : la broche de retour de sortie du canal, SECFB, peut être
utilisée pour surveiller la tension de sortie de passage externe, via un diviseur
de résistance du canal
La borne de sortie est connectée à la masse pour détecter la tension de
sortie.Lorsque le SECFB est inférieur au seuil de rétroaction, l'impulsion de
commande LGATE1 ou LGATE2 est rafraîchie.
grossesse. Lorsque SECFB est inférieur au seuil de sous-tension, le PWM cesse de
fonctionner et passe en mode de décharge, tirez jusqu'à LDO5 ou LDO3 off
Fonction de protection contre les sous-tensions SECFB.
2. Les conditions de veille d'EC : 1. L'alimentation AVCC\VCC_0\VCC est la tension
linéaire de 3D3V_AUX_S5 ; 2. L'horloge de veille d'EC
Il est intégré, 3. La réinitialisation de veille EC est ECRST # est tiré vers le
haut par 3D3V_AUX_S5 via la résistance R2728, comme indiqué ci-dessous :
Figure 12
Lorsque l'EC obtient les conditions ci-dessus et que le signal de détection de
l'adaptateur AC_IN # est valide, l'EC lira les broches de configuration du
programme, puis
Envoyez S5_ENABLE à partir de la broche 102 pour activer la veille du pont sud,
comme indiqué ci-dessous :
Figure 13
S5_ENABLE a été renommé 3V_5V_EN après R3603, et en même temps, S5_ENABLE et ECRST#
ont été contrôlés par
PURE_HW_SHUTDOWN#signal de contrôle de température, lorsque le système est en
surchauffe, le signal PURE_HW_SHUTDOWN# sera bas, de
Et tirez ECRST # et 3V_5V_EN vers le bas, comme illustré à la Figure 14 ci-
dessous :
www.chinafix.com Huang Xinchuan original
Centre de formation en maintenance informatique Xunwei 0755-61506416
www.chinafix.com
Figure 14
3V_5V_EN est renommé PWR_3D3V5V_ENTRIP après PR4105, et contrôle les broches 2 et 5
de PQ4101 en même temps, de sorte que
Les 3ème et 6ème broches de PQ4101 sont mises à la masse, puis PWR_3D3V_ENTRIP2 et
PWR_3D3V_ENTRIP1 passeront par le
Résistance PR4104\PR4121 à la terre, comme illustré à la Figure 15 ci-dessous :
Figure 15
Comme on peut le voir sur la figure 10, PWR_3D3V_ENTRIP2, PWR_3D3V_ENTRIP1 entrent
respectivement le deuxième et le quatrième de RT8239C
Broche ENTRIP1 \ ENTRIP2 (la broche de réglage du courant ouvert et limite du canal
1 et du canal 2, réglez la limite Rds ON à travers la résistance à la terre
Seuil de courant, connecté en interne à LDO5, lorsque ENTRIP1\ENTRIP2 est flottant
ou que la tension de ces deux broches dépasse 4,5 V, les deux circuits seront
fermés
Sortie PWM. ), activez les deux sorties PWM de 3D3V_PWR et 5V_PWR.
Une fois que les deux canaux de PWM sont sortis normalement, ils sont renvoyés via
FB1 \ FB2, et la puce sort le drain ouvert PGOOD de la 6ème broche, et la sortie
Appelé 3V_5V_POK, il est tiré à un niveau élevé par 3D3V_AUX_S5 via R1826, et
envoyé à la deuxième broche de Q1828 pour contrôler Q1828
Les broches 5 et 6 du Q1828 sont allumées au sol, et 51123_PGOOD_2 devient un
niveau bas, de sorte que les broches 3 et 4 du Q1828 sont coupées, rendant ainsi le
Les signaux PM_RSMRST#, RSMRST#_KBC deviennent élevés et PM_RSMRST# avec un niveau
haut entre directement dans FCH. Comme indiqué ci-dessous
16 spectacles :
www.chinafix.com Huang Xinchuan original
Centre de formation en maintenance informatique Xunwei 0755-61506416
www.chinafix.com
Figure 16
Après la sortie de 3D3V_PWR et 5V_PWR, ils seront renommés respectivement 3D3V_S5
et 5V_S5 après avoir traversé les nœuds, comme illustré dans la figure ci-dessous :
Illustration 17
5V_S5 alimente la 5ème broche VCC de PU4601 (RT8238A), et la 7ème broche MODE de
PU4601 est également directement connectée par 5V_S5.
Connectez-vous au pull-up, la 11e broche TON est tirée vers le haut par la tension
de point commun de PWR_DCBATOUT_1D1V, 3D3V_S5 est renommé après PR4606
PWR_1D1V_EN_R, PWR_1D1V_EN_R est directement envoyé à la 8ème broche EN de PU4601,
et le circuit PWM de PU4601 est activé.
Générer une tension 1D1V_S5 pour fournir une condition de veille pour le pont sud
FCH. Une fois que 1D1V_S5 est généré normalement, PU4601 PGOOD à partir de la
broche 9
La broche à drain ouvert émet le signal 1D1V_S5_PWRGD, qui est tiré à un niveau
haut par le 3D3V_S5 externe via la résistance PR4602, comme indiqué dans la figure
ci-dessous :
Image 18
www.chinafix.com Huang Xinchuan original
Centre de formation en maintenance informatique Xunwei 0755-61506416
www.chinafix.com
1D1V_S5_PWRGD est émis et envoyé à la broche EC 117. Comme indiqué ci-dessous:
3. Conditions de veille du pont sud FCH : 1. Alimentation du module d'horloge en
temps réel RTC : RTC_AUX_S5, à partir d'une alimentation linéaire 3 V et CMOS
Lorsque le FCH est alimenté par RTC_AUX_S5, l'oscillateur à cristal 32,768 KHZ
commence à fonctionner, comme illustré dans la figure suivante :
Image 19
2. FCH émet RTC_CLK à partir de la broche RTCCLK, qui est renommée PCH_SUSCLK_KBC
via R1706 et envoyée à EC (déconnectez cette
Le signal n'affecte pas la gâchette et l'abaissement forcé n'affecte pas la
gâchette). En même temps, RTC_CLK est tiré à haute puissance par 3D3V_S5 via R2107.
niveau, cela signifie que cette carte ne prend pas en charge le sommeil profond S5,
si RTC_CLK est ramené à un niveau bas, cela signifie que cette machine prend en
charge le sommeil profond S5
dormir, comme indiqué ci-dessous :
Figure 20
www.chinafix.com Huang Xinchuan original
Centre de formation en maintenance informatique Xunwei 0755-61506416
www.chinafix.com
3. L'alimentation de secours du FCH est respectivement 3D3V_S5, 1D1V_S5,
1D1V_VPPL_SYS_S5. Ceux-ci sont alimentés dans le circuit ci-dessus
Les deux ont été générés, comme indiqué ci-dessous :
Figure 21
Déclencher l'analyse du circuit de mise sous tension
1. Condition de déclenchement :
1. Les conditions de déclenchement d'EC, en plus de ce qui précède (alimentation,
horloge, réinitialisation, programme, détection d'adaptateur, etc.), également
Il existe un signal de commutation de veille LID_CLOSE#, qui est alimenté par la
tension linéaire 3D3V_AUX_S5 vers l'élément LID, comme illustré dans la figure ci-
dessous :
Figure 22
www.chinafix.com Huang Xinchuan original
Centre de formation en maintenance informatique Xunwei 0755-61506416
www.chinafix.com
2. En plus de l'alimentation de secours ci-dessus, la condition de déclenchement du
pont FCH est RSMRST # et le circuit RTC ne participe pas au déclenchement.
2. Après avoir appuyé sur le commutateur, le signal du commutateur entre à partir
de la broche 3 de l'interface PW1, le nom est KBC_PWRBTN #, puis KBC_PWRBTN # est
transmis
Changez le nom en EC_GPXIOD3 via la résistance R2709 de 470 ohms, et le signal de
mise sous tension EC_GPXIOD3 entre directement dans la 114e broche de EC, comme
suit
image:
Figure 23
Une fois qu'EC a reçu le signal de déclenchement, il émet PM_PWRBTN # de la broche
101 d'EC vers FCH, et FCH reçoit le signal de mise sous tension d'EC
Après cela, configurez tour à tour PM_SLP_S5#\PM_SLP_S3#. Comme indiqué ci-
dessous :
Figure 24
3. Les deux signaux PM_SLP_S5#\PM_SLP_S3# entrent respectivement dans les 15e et 6e
broches de EC. Comme indiqué ci-dessous:
Figure 25
www.chinafix.com Huang Xinchuan original
Centre de formation en maintenance informatique Xunwei 0755-61506416
www.chinafix.com
PM_SLP_S5# a changé son nom en PWR_1D5V_EN après avoir traversé la résistance
PR4401 0 ohm, et l'a envoyé à la 11ème broche S5 de PU4401,
Figure 26
PM_SLP_S3# est changé en PWR_0D75V_EN après PR4410, et envoyé à la broche 10 S3 de
PU4401.
Le modèle de puce du PU4401 est la puce d'alimentation de la mémoire UP1561, et la
définition de la broche est la même que celle du RT8207, comme indiqué ci-dessous :
Figure 27
Comment fonctionne cette puce :
1. Le VCC5 à 14 broches et le PVCC5 à 15 broches de la puce sont alimentés par
5V_S5 ;
2. Le BOOT à 22 broches de la puce fournit la tension de base à l'intérieur de la
puce ;
3. Le CS à 16 broches de la puce (broche de réglage de courant limite, cette broche
est connectée à VDD via une résistance de réglage de tension) est alimenté par
5V_S5 via PR4403 ;
4. La 6ème broche COMP de la puce est également alimentée par 5V_S5 ;
www.chinafix.com Huang Xinchuan original
Centre de formation en maintenance informatique Xunwei 0755-61506416
www.chinafix.com
5. La 12ème broche NC de la puce est renommée PWR_1D5V_TON à partir de la tension
de point commun PWR_DCBATOUT_1D5V après avoir traversé la résistance PR4418.
alimentation, comme réglage de fréquence ;
6. La 9ème broche de la puce VDDQSET, il s'agit de la broche de réglage de la
tension de sortie VDDQ, connectée à la sortie fixe de 1,5 V au sol, connectée à la
sortie fixe de 1,8 V de l'alimentation
sortie, connectez une résistance en série pour diviser la tension de VDDQ à GND
pour ajuster la plage de tension de sortie entre 0,75 V et 3,3 V.
7. Génération de l'alimentation principale de la mémoire VDDQ : une fois les
conditions de base ci-dessus remplies, la broche S5 obtient PWR_1D5V_EN, le circuit
PWM sera activé et la sortie
1D5V_PWR.
8. 1D5V_PWR est renommé PWR_1D5V_VTTIN après avoir traversé le nœud PG4437, et
envoyé à la puce 23 broches VTTTIN.
9. 1D5V_PWR est également renommé PWR_1D5V_VDDQ après avoir traversé le nœud
PG4439. PWR_1D5V_VDDQ est divisé en deux canaux, et l'un est envoyé à
La 4ème broche de la puce est MODE (broche de réglage du mode de sortie), et
l'autre est envoyée à la 8ème broche de la puce VDDQSNS (sortie de référence VTT et
VTTREF).
Entrer).
10. Les tensions VTT et VTTREF sont générées. Une fois les conditions de base ci-
dessus remplies, la puce émet la tension DDR_VREF_PWR à 0,75 V à partir de la 24e
broche et la 5e
La broche VTTREF produira également une tension DDR_VREF_S3 (cette tension est de
0,75 V, ce qui correspond également à la moitié de la tension VDDQ, comme indiqué
ci-dessous :)
1D5V_PWR est renommé 1D5V_S3 après une sortie normale et DDR_VREF_PWR est renommé
0D75V_S0 après une sortie normale, comme indiqué dans la figure ci-dessous
Figure 28
11. Une fois que la tension ci-dessus est normale, la puce émettra le signal
1D5V_S3_PWRGD à partir du signal de drain ouvert de la broche POK de la 13e broche,
et l'alimentation externe est 3D3V_S5 via PR4402.
Pull-up de la résistance au niveau haut. Comme le montre la figure 27.
4. PM_SLP_S3 # est envoyé à la 6ème broche EN de U3601 (G5938).Ce G5938 est une
puce auto-boostée, qui se compose de 5V_S5
Alimentation, lorsqu'elle reçoit un signal d'activation EN de haut niveau, la 3ème
broche HV émettra un RUN_ENABLE_S de haut niveau, (tension HV mesurée
Si c'est 10V, le boost de HV n'a rien à voir avec DDC1 \ DDC2, suspendez les
broches 4 et 5, HV peut également produire un niveau élevé de 10V).
Image 29
www.chinafix.com Huang Xinchuan original
Centre de formation en maintenance informatique Xunwei 0755-61506416
www.chinafix.com
Le RUN_ENABLE_S de haut niveau est envoyé au pôle G de U3607\U3609, et la commande
génère 5V_S0 et 3D3V_S0, comme illustré dans la figure suivante :
Image 30
Une fois que 3D3V_S0 est généré, il est envoyé à la 6ème broche de U3602 vers EN,
après que U3602 obtient EN, il est sorti de la broche HV
Signal RUN_ENABLE_HV (ce signal est également 10V mesuré par l'oscilloscope). Comme
indiqué ci-dessous;
Image 31
Le RUN_ENABLE_HV de haut niveau est envoyé au pôle G de U3608\U3610 en même temps,
et la commande génère 1D5V_S0,
1D1V_S0, comme indiqué ci-dessous :
Image 32
3D3V_S0 alimente également la broche 3 VIN de PU4802 (UP0105 est identique à
RT9025).
Changez le nom en PWR_2D5V_EN via PR4809 et envoyez-le à la broche 2 EN de PU4802
pour activer le circuit PWM interne (DRMOS) pour générer
2D5V_S0, lorsque 2D5V_S0 est sorti normalement, la 1ère broche de la sortie à drain
ouvert PU4802 2D5V_PGOOD, via le 3D3V_S0 externe
Pull-up de la résistance PR4812. Comme indiqué ci-dessous:
Image 33
2D5V_PGOOD est renommé VCORE_EN via la résistance R3630 0 ohm et envoyé à la broche
8 de PU4501 (APL5916)
FR, ce PU4501 est alimenté par 1D5V_S5, après avoir obtenu EN, allumez le circuit
PWM interne de la puce et sortez directement 1D2V_S0,
Lorsque 1D2V_S0 est généré normalement, la broche de puce 7 POK sortie à drain
ouvert 1D2V_S0_PWRGD alimente le bon signal. Comme indiqué ci-dessous:
Illustration 34
www.chinafix.com Huang Xinchuan original
Centre de formation en maintenance informatique Xunwei 0755-61506416
www.chinafix.com
PG, circuit de réinitialisation
Une fois 1D2V_S0_PWRGD généré, il est combiné avec PM_SLP_S3# via la double diode
D3603 pour générer FCH_PWRGD,
Remonté au niveau haut par 3D3V_S0 via R3624. Comme indiqué ci-dessous:
Image 35
VCORE_EN est également envoyé à la 9ème broche ENABLE de PU4201 (ISL6267) ISL6267
est la puce d'alimentation du CPU.
Une fois la puce alimentée et allumée, le circuit PWM commence à fonctionner et
produit l'alimentation du processeur APU_VDD (alimentation du noyau du processeur),
APU_VDDNB (alimentation interne du module de pont nord du processeur), une fois
l'alimentation APU_VDD normale, la puce sortira de la broche 10 PGOOD
Le signal VRM_VDD_PWRGD est tiré vers le haut par le 3D3V_S5 externe via la
résistance PR4212. Une fois que l'alimentation APU_VDDNB est normale, le noyau
La puce émet le signal VRM_VDD_NB_PWRGD à partir de la 5ème broche PGOOD_NB, qui
est également alimentée par le 3D3V_S5 externe via le PR4208
Bloquer les tractions. (Mais ni VRM_VDD_PWRGD ni VRM_VDD_NB_PWRGD ne sont utilisés
dans ce dessin).
Comme indiqué ci-dessous:
www.chinafix.com Huang Xinchuan original
Centre de formation en maintenance informatique Xunwei 0755-61506416
www.chinafix.com
Image 36
1. Une fois que le FCH_PWRGD avant est normal, la broche PWR_GOOD directement
envoyée au FCH est comme indiqué ci-dessous :
1. Une fois que le pont reçoit PWR_GOOD, il allume l'horloge interne et lit le
BIOS, et sort H_CPUPWRGD_E à partir de la broche APU_PG
signal, comme indiqué ci-dessous :
Après la sortie de H_CPUPWRGD_E, il est tiré vers le haut par 1D5V_S0 via la
résistance R666 300R, divisé en deux canaux, et un canal est renommé via R630
Envoyez l'APU_PWRGD_R au CPU pour notifier au CPU d'envoyer le signal SVID, comme
illustré dans la figure ci-dessous :
L'autre H_CPUPWRGD_E est renommé en H_CPUPWRGD après avoir traversé R633, comme
illustré dans la figure ci-dessous :
www.chinafix.com Huang Xinchuan original
Centre de formation en maintenance informatique Xunwei 0755-61506416
www.chinafix.com
Image 37
H_CPUPWRGD est directement envoyé à la broche 7 de la puce d'alimentation CPU
PU4201 (ISL6267), utilisée pour démarrer
Mode SVID, (sans PWROK, PU4201 fonctionne en mode PVID) voir Figure 36.
2. Une fois que le pont a reçu PWR_GOOD, il envoie diverses horloges, puis retarde
l'envoi de A_RST#, PCIE_RST#_C, comme suit
image:
3. Le pont envoie finalement APU_RST# au CPU, comme indiqué ci-dessous :
Pièce jointe : ISL6267 fait partie de la définition de l'introduction :
1. FB2_NB : connectez-vous à FB2_NB pour régler la compensation du mode monophasé
afin d'obtenir les meilleures performances.
2, 2 FB_NB : retour de tension de sortie du module de pont nord
3. COMP_NB : sortie d'amplification d'erreur d'alimentation Northbridge
4. VW_NB : la broche de réglage de la tension de la fenêtre est utilisée pour que
le contrôleur du pont nord règle la fréquence de commutation
5. PGOOD_NB: sortie à drain ouvert du bon signal d'alimentation du module de pont
nord, tiré vers le haut par 3,3 V externe
6. SVD : entrée du signal de données SVID du processeur
7. PWROK : L'alimentation du système est une bonne entrée de signal et le niveau
élevé active le mode SVID.
8. SVC : entrée du signal d'horloge SVID du processeur
9. ENABLE: La puce allume l'entrée, le haut niveau allume le PWM bidirectionnel et
le bas niveau s'éteint
10. PGOOD : alimentation du processeur bon signal de sortie à drain ouvert, tiré
vers le haut par 3,3 V externe
www.chinafix.com Huang Xinchuan original
Centre de formation en maintenance informatique Xunwei 0755-61506416
www.chinafix.com
11. VR_HOT, indication de sortie de surchauffe
12. NTC : connectez la thermistance pour surveiller la température de
l'alimentation du cœur du processeur
13. VW : broche de réglage de tension de fenêtre, utilisée pour que le contrôleur
central règle la fréquence de commutation
14. COMP : Sortie d'amplification d'erreur
15. FB : Entrée de rétroaction de l'amplificateur d'erreur du contrôleur principal
17. ISEN2 : détection de courant de la deuxième alimentation du cœur du processeur
18. ISEN1 : détection de courant de la première alimentation du cœur du processeur
19. VSEN : détection de la tension de sortie de l'alimentation principale
20. RTN: broche de retour de détection de tension d'alimentation principale
21. ISUMN: entrée négative de détection de courant d'alimentation du noyau du
processeur
22. ISUMP : entrée positive de détection de courant d'alimentation du noyau du
processeur
23. VDD : entrée d'alimentation 5 V
24. VIN : alimentation principale au point public
25. PROG1 : broche de programme, définissez la compensation de sortie de tension du
processeur.
26. BOOT1 : pied-de-biche n° 1
27. UG1 : la première sortie de pilote de tube
28. PH1 : Broche phase 1
29. LG1 : sortie d'entraînement du tube inférieur n° 1
30. PWM3: La sortie du signal PWM de l'alimentation du troisième noyau, se connecte
à la traction de l'alimentation 5V VDD, désactive le contrôleur de troisième phase,
utilise
approche en deux temps.
31. VCCP : entrée de tension du pôle G de l'entraînement interne, connexion à
l'alimentation + 5 V, contournement d'un condensateur de découplage à la terre, il
est recommandé d'utiliser un condensateur de haute qualité
quantité de condensateurs MLCC diélectriques X7R.
32. LG2 : 2ème sortie du pilote du tube inférieur
www.chinafix.com Huang Xinchuan original
Centre de formation en maintenance informatique Xunwei 0755-61506416
www.chinafix.com
33. PH2 : Broche de détection de phase 2
34. UG2 : 2ème sortie de pilote de tube
35. BOOT2 : pied-de-biche n° 2
36. PWM2_NB : sortie de signal PWM pour la deuxième alimentation du pont nord
37. LG1_NB : sortie du pilote du tube inférieur de l'alimentation du pont nord n° 1
38. PH1_NB : broche de phase d'alimentation du pont nord n° 1
39. UG1_NB : sortie d'entraînement du tube supérieur de l'alimentation du pont nord
n° 1
40. BOOT1_NB : pied-de-biche d'amorçage d'alimentation North Bridge n° 1
41. PROG2: Broche de programme, utilisée pour la compensation de la tension de
sortie de l'alimentation du pont nord
42. NTC_NB : connectez la thermistance pour surveiller la température de
l'alimentation du pont nord
43. ISUMN_NB : borne négative de la détection du courant de sortie de
l'alimentation du pont nord
44, ISUMP_NB: borne positive de détection de courant de sortie d'alimentation de
pont nord
45. RTN_NB : broche de retour de détection de tension d'alimentation du pont nord
(boucle)
46. VSEN_NB: broche de détection de tension de sortie d'alimentation du pont nord
47. ISEN2_NB : la deuxième détection de courant de l'alimentation du pont nord
48. ISEN1_NB : détection de courant du premier canal de l'alimentation du pont nord
www.chinafix.com Huang Xinchuan original
Centre de formation en maintenance informatique Xunwei 0755-61506416
www.chinafix.com
Résumer
1. Le pont FCH intègre pleinement la fonction d'horloge et le pont active l'horloge
interne après avoir reçu PWR_GOOD
2. INTRUDER_ALERT# à l'intérieur du pont FCH est un signal d'alarme d'intrusion
3. Le pont FCH n'a pas BATLOW, ACPRESENT, INTVRMEN, RTCRST #, SRTCRST # et d'autres
signaux
4. Le circuit RTC du pont FCH ne provoquera aucun déclenchement
5. RTC_SENSE détecte si la batterie RTC existe
6. APU_VDDNB Il s'agit de l'alimentation du pont nord intégrée à l'intérieur du CPU
7. Pont unique AMD : le processeur émet directement les signaux LVDS, HDMI, CRT
8. Le nom PG de la CPU dans A50 est LDT_PG, et le nom PG de la CPU dans A70 est
APU_PG
9. Le nom de réinitialisation du CPU dans A50 est LDT_RST #, et le nom de
réinitialisation du CPU dans A70 est APU_RST #
10. Le pont FCH n'a pas de signal NB_PWRGD :
NB_PWRGD : Envoyé par le Pont Sud, cela signifie que l'alimentation du Pont Nord
est normale, et il est connecté à la broche POWERGOOD du Pont Nord.
Le pont sud SB700 a une fonction d'horloge complète. Si la puce d'horloge intégrée
à l'intérieur du pont sud n'est pas activée, NB_PWRGD peut être laissé vide.
Connectez simplement la broche POWERGOOD du pont nord à PWR_GOOD ;
Si vous activez toutes les fonctions d'horloge à l'intérieur du pont sud (sans puce
d'horloge externe), vous devez attendre que le circuit d'horloge fonctionne et se
stabilise
(PWR_GOOD est retardé de 39 ms), le pont sud enverra NB_PWRGD à la broche POWERGOOD
du pont nord.
11. Le signal PCIRST # du pont FCH est principalement flottant et non utilisé.