Vous êtes sur la page 1sur 24

PATILLAJE DE LOS ZÓCALOS DE MEMORIA

SIMM DE 30 C0NTACTOS

30-pin SIMM Memory Module Pines


Patilla Nombre de señal Descripción de señal
1 VCC +5 VDC
2 /CAS Column Address Strobe
3 DQ0 Data 0
4 A0 Address 0
5 A1 Address 1
6 DQ1 Data 1
7 A2 Address 2
8 A3 Address 3
9 MASA Masa
10 DQ2 Data 2
11 A4 Address 4
12 A5 Address 5
13 DQ3 Data 3
14 A6 Address 6
15 A7 Address 7
16 DQ4 Data 4
17 A8 Address 8
18 A9 Address 9
19 A10 Address 10
20 DQ5 Data 5
21 /WE Write Enable
22 MASA Masa

© Ediciones Paraninfo
23 DQ6 Data 6
24 A11 Address 11
25 DQ7 Data 7
26 QP Data Parity Out
27 /RAS Row Address Strobe
28 /CASP Something Parity
29 DP Data Parity In
30 VCC +5 VDC

SIMM DE 72 CONTACTOS

Single Inline Memory Module SIMM


de 72 Pines
Pin Sin Paridad Paridad Descripción
1 VSS VSS Masa
2 DQ0 DQ0 Data 0
3 DQ16 DQ16 Data 16
4 DQ1 DQ1 Data 1
5 DQ17 DQ17 Data 17
6 DQ2 DQ2 Data 2
7 DQ18 DQ18 Data 18
8 DQ3 DQ3 Data 3
9 DQ19 DQ19 Data 19
10 VCC VCC +5 VDC
11 n/c n/c Not connected
12 A0 A0 Address 0
13 A1 A1 Address 1
14 A2 A2 Address 2
15 A3 A3 Address 3

© Ediciones Paraninfo
16 A4 A4 Address 4
17 A5 A5 Address 5
18 A6 A6 Address 6
19 A10 A10 Address 10
20 DQ4 DQ4 Data 4
21 DQ20 DQ20 Data 20
22 DQ5 DQ5 Data 5
23 DQ21 DQ21 Data 21
24 DQ6 DQ6 Data 6
25 DQ22 DQ22 Data 22
26 DQ7 DQ7 Data 7
27 DQ23 DQ23 Data 23
28 A7 A7 Address 7
29 A11 A11 Address 11
30 VCC VCC +5 VDC
31 A8 A8 Address 8
32 A9 A9 Address 9
33 /RAS3 /RAS3 Row Address Strobe 3
34 /RAS2 /RAS2 Row Address Strobe 2
35 n/c PQ3 Parity bit 3 (for the 3rd byte, bits 16-23)
36 n/c PQ1 Parity bit 1 (for the 1st byte, bits 0-7)
37 n/c PQ2 Parity bit 2 (for the 2nd byte, bits 8-15)
38 n/c PQ4 Parity bit 4 (for the 4th byte, bits 24-31)
39 VSS VSS Masa
40 /CAS0 /CAS0 Column Address Strobe 0
41 /CAS2 /CAS2 Column Address Strobe 2
42 /CAS3 /CAS3 Column Address Strobe 3
43 /CAS1 /CAS1 Column Address Strobe 1
44 /RAS0 /RAS0 Row Address Strobe 0
45 /RAS1 /RAS1 Row Address Strobe 1
46 n/c n/c Not connected
47 /WE /WE Read/Write
48 n/c n/c Not connected
49 DQ8 DQ8 Data 8
50 DQ24 DQ24 Data 24

© Ediciones Paraninfo
51 DQ9 DQ9 Data 9
52 DQ25 DQ25 Data 25
53 DQ10 DQ10 Data 10
54 DQ26 DQ26 Data 26
55 DQ11 DQ11 Data 11
56 DQ27 DQ27 Data 27
57 DQ12 DQ12 Data 12
58 DQ28 DQ28 Data 28
59 VCC VCC +5 VDC
60 DQ29 DQ29 Data 29
61 DQ13 DQ13 Data 13
62 DQ30 DQ30 Data 30
63 DQ14 DQ14 Data 14
64 DQ31 DQ31 Data 31
65 DQ15 DQ15 Data 15
66 n/c n/c Not connected
67 PD1 PD1 Presence Detect 1
68 PD2 PD2 Presence Detect 2
69 PD3 PD3 Presence Detect 3
70 PD4 PD4 Presence Detect 4
71 n/c n/c Not connected
72 VSS VSS Masa

DIMM DE 168 CONTACTOS

LADO FRONTAL IZQUIERSO


168 Pines SDRAM DIMM
Pin Sin Paridad Paridad 72 ECC 80 ECC Descripción
1 VSS VSS VSS VSS Ground
2 DQ0 DQ0 DQ0 DQ0 Data 0
3 DQ1 DQ1 DQ1 DQ1 Data 1
4 DQ2 DQ2 DQ2 DQ2 Data 2

© Ediciones Paraninfo
5 DQ3 DQ3 DQ3 DQ3 Data 3
6 VCC VCC VCC VCC +5 VDC or +3.3 VDC
7 DQ4 DQ4 DQ4 DQ4 Data 4
8 DQ5 DQ5 DQ5 DQ5 Data 5
9 DQ6 DQ6 DQ6 DQ6 Data 6
10 DQ7 DQ7 DQ7 DQ7 Data 7
11 DQ8 DQ8 DQ8 DQ8 Data 8
12 VSS VSS VSS VSS Ground
13 DQ9 DQ9 DQ9 DQ9 Data 9
14 DQ10 DQ10 DQ10 DQ10 Data 10
15 DQ11 DQ11 DQ11 DQ11 Data 11
16 DQ12 DQ12 DQ12 DQ12 Data 12
17 DQ13 DQ13 DQ13 DQ13 Data 13
18 VCC VCC VCC VCC +5 VDC or +3.3 VDC
19 DQ14 DQ14 DQ14 DQ14 Data 14
20 DQ15 DQ15 DQ15 DQ15 Data 15
21 CB0 CB0 CB0 CB0 Parity/Check Bit Input/Output 0
22 CB1 CB1 CB1 CB1 Parity/Check Bit Input/Output 1
23 VSS VSS VSS VSS Ground
24 NC NC NC CB8 Parity/Check Bit Input/Output 8
25 NC NC NC CB9 Parity/Check Bit Input/Output 9
26 VCC VCC VCC VCC +5 VDC or +3.3 VDC
27 /WE0 /WE0 /WE0 /WE0 Read/Write Input
28 /CAS0 /CAS0 /CAS0 /CAS0 Column Address Strobe 0
29 /CAS1 /CAS1 /CAS1 /CAS1 Column Address Strobe 1
30 /RAS0 /RAS0 /RAS0 /RAS0 Row Address Strobe 0
31 /OE0 /OE0 /OE0 /OE0 Output Enable
32 VSS VSS VSS VSS Ground
33 A0 A0 A0 A0 Address 0
34 A2 A2 A2 A2 Address 2
35 A4 A4 A4 A4 Address 4
36 A6 A6 A6 A6 Address 6
37 A8 A8 A8 A8 Address 8
38 A10 A10 A10 A10 Address 10
39 A12 A12 A12 A12 Address 12

© Ediciones Paraninfo
40 VCC VCC VCC VCC +5 VDC or +3.3 VDC
41 VCC VCC VCC VCC +5 VDC or +3.3 VDC
42 NC NC NC NC No Connection

LADO FRONTAL DERECHO


168 Pines SDRAM DIMM
Pin Sin Paridad Paridad 72 ECC 80 ECC Descripcóon
43 VSS VSS VSS VSS Ground
44 /OE2 /OE2 /OE2 /OE2
45 /RAS2 /RAS2 /RAS2 /RAS2 Row Address Strobe 2
46 /CAS2 /CAS2 /CAS2 /CAS2 Column Address Strobe 2
47 /CAS3 /CAS3 /CAS3 /CAS3 Column Address Strobe 3
48 /WE2 /WE2 /WE2 /WE2 Read/Write Input
49 VCC VCC VCC VCC +5 VDC or +3.3 VDC
50 NC NC NC CB10 Parity/Check Bit Input/Output 10
51 NC NC NC CB11 Parity/Check Bit Input/Output 11
52 NC CB2 CB2 CB2 Parity/Check Bit Input/Output 2
53 NC CB3 CB3 CB3 Parity/Check Bit Input/Output 3
54 VSS VSS VSS VSS Ground
55 DQ16 DQ16 DQ16 DQ16 Data 16
56 DQ17 DQ17 DQ17 DQ17 Data 17
57 DQ18 DQ18 DQ18 DQ18 Data 18
58 DQ19 DQ19 DQ19 DQ19 Data 19
59 VCC VCC VCC VCC +5 VDC or +3.3 VDC
60 DQ20 DQ20 DQ20 DQ20 Data 20
61 NC NC NC NC No Connection
62 NC NC NC NC No Connection
63 NC NC NC NC No Connection
64 VSS VSS VSS VSS Ground
65 DQ21 DQ21 DQ21 DQ21 Data 21
66 DQ22 DQ22 DQ22 DQ22 Data 22
67 DQ23 DQ23 DQ23 DQ23 Data 23
68 VSS VSS VSS VSS Ground
69 DQ24 DQ24 DQ24 DQ24 Data 24

© Ediciones Paraninfo
70 DQ25 DQ25 DQ25 DQ25 Data 25
71 DQ26 DQ26 DQ26 DQ26 Data 26
72 DQ27 DQ27 DQ27 DQ27 Data 27
73 VCC VCC VCC VCC +5 VDC or +3.3 VDC
74 DQ28 DQ28 DQ28 DQ28 Data 28
75 DQ29 DQ29 DQ29 DQ29 Data 29
76 DQ30 DQ30 DQ30 DQ30 Data 30
77 DQ31 DQ31 DQ31 DQ31 Data 31
78 VSS VSS VSS VSS Ground
79 NC NC NC NC Not connected
80 NC NC NC NC Not connected
81 NC NC NC NC Not connected
82 SDA SDA SDA SDA Serial Data
83 SCL SCL SCL SCL Serial Clock
84 VCC VCC VCC VCC +5 VDC or +3.3 VDC

LADO TRASERO IZQUIERSO


168 Pines SDRAM DIMM
Pin Sin Paridad Parity 72 ECC 80 ECC Descripción
85 VSS VSS VSS VSS Ground
86 DQ32 DQ32 DQ32 DQ32 Data 32
87 DQ33 DQ33 DQ33 DQ33 Data 33
88 DQ34 DQ34 DQ34 DQ34 Data 34
89 DQ35 DQ35 DQ35 DQ35 Data 35
90 VCC VCC VCC VCC +5 VDC or +3.3 VDC
91 DQ36 DQ36 DQ36 DQ36 Data 36
92 DQ37 DQ37 DQ37 DQ37 Data 37
93 DQ38 DQ38 DQ38 DQ38 Data 38
94 DQ39 DQ39 DQ39 DQ39 Data 39
95 DQ40 DQ40 DQ40 DQ40 Data 40
96 VSS VSS VSS VSS Ground
97 DQ41 DQ41 DQ41 DQ41 Data 41
98 DQ42 DQ42 DQ42 DQ42 Data 42
99 DQ43 DQ43 DQ43 DQ43 Data 43
100 DQ44 DQ44 DQ44 DQ44 Data 44

© Ediciones Paraninfo
101 DQ45 DQ45 DQ45 DQ45 Data 45
102 VCC VCC VCC VCC +5 VDC or +3.3 VDC
103 DQ46 DQ46 DQ46 DQ46 Data 46
104 DQ47 DQ47 DQ47 DQ47 Data 47
105 NC CB4 CB4 CB4 Parity/Check Bit Input/Output 4
106 NC CB5 CB5 CB5 Parity/Check Bit Input/Output 5
107 VSS VSS VSS VSS Ground
108 NC NC NC CB12 Parity/Check Bit Input/Output 12
109 NC NC NC CB13 Parity/Check Bit Input/Output 13
110 VCC VCC VCC VCC +5 VDC or +3.3 VDC
111 NC NC NC NC No Connection
112 /CAS4 /CAS4 /CAS4 /CAS4 Column Address Strobe 4
113 /CAS5 /CAS5 /CAS5 /CAS5 Column Address Strobe 5
114 /RAS1 /RAS1 /RAS1 /RAS1 Row Address Strobe 1
115 NC NC NC NC No Connection
116 VSS VSS VSS VSS Ground
117 A1 A1 A1 A1 Address 1
118 A3 A3 A3 A3 Address 3
119 A5 A5 A5 A5 Address 5
120 A7 A7 A7 A7 Address 7
121 A9 A9 A9 A9 Address 9
122 A11 A11 A11 A11 Address 11
123 A13 A13 A13 A13 Address 13
124 VCC VCC VCC VCC +5 VDC or +3.3 VDC
125 NC NC NC NC No Connection
126 NC NC NC NC No Connection

LADO TRASERO DERECHO


168 Pines SDRAM DIMM
72 80
Pin Sin Paridad Paridad Descripción
ECC ECC
127 VSS VSS VSS VSS Ground
128 NC NC NC NC No Connection
129 /RAS3 /RAS3 /RAS3 /RAS3 Column Address Strobe 3
130 /CAS6 /CAS6 /CAS6 /CAS6 Column Address Strobe 6
131 /CAS7 /CAS7 /CAS7 /CAS7 Column Address Strobe 7

© Ediciones Paraninfo
132 NC NC NC NC No Connection
133 VCC VCC VCC VCC +5 VDC or +3.3 VDC
134 NC NC NC CB14 Paridad/Check Bit Input/Output 14
135 NC NC NC CB15 Paridad/Check Bit Input/Output 15
136 NC CB6 CB6 CB6 Paridad/Check Bit Input/Output 6
137 NC CB7 CB7 CB7 Paridad/Check Bit Input/Output 7
138 VSS VSS VSS VSS Ground
139 DQ48 DQ48 DQ48 DQ48 Data 48
140 DQ49 DQ49 DQ49 DQ49 Data 49
141 DQ50 DQ50 DQ50 DQ50 Data 50
142 DQ51 DQ51 DQ51 DQ51 Data 51
143 VCC VCC VCC VCC +5 VDC or +3.3 VDC
144 DQ52 DQ52 DQ52 DQ52 Data 52
145 NC NC NC NC Not connected
146 NC NC NC NC No Connection
147 NC NC NC NC Not connected
148 VSS VSS VSS VSS Ground
149 DQ53 DQ53 DQ53 DQ53 Data 53
150 DQ54 DQ54 DQ54 DQ54 Data 54
151 DQ55 DQ55 DQ55 DQ55 Data 55
152 VSS VSS VSS VSS Ground
153 DQ56 DQ56 DQ56 DQ56 Data 56
154 DQ57 DQ57 DQ57 DQ57 Data 57
155 DQ58 DQ58 DQ58 DQ58 Data 58
156 DQ59 DQ59 DQ59 DQ59 Data 59
157 VCC VCC VCC VCC +5 VDC or +3.3 VDC
158 DQ60 DQ60 DQ60 DQ60 Data 60
159 DQ61 DQ61 DQ61 DQ61 Data 61
160 DQ62 DQ62 DQ62 DQ62 Data 62
161 DQ63 DQ63 DQ63 DQ63 Data 63
162 VSS VSS VSS VSS Ground
163 CK3 CK3 CK3 CK3
164 NC NC NC NC Not connected
165 SA0 SA0 SA0 SA0 Serial Address 0
166 SA1 SA1 SA1 SA1 Serial Address 1

© Ediciones Paraninfo
167 SA2 SA2 SA2 SA2 Serial Address 2
168 VCC VCC VCC VCC +5 VDC or +3.3 VDC

DIMM DE 184 CONTACTOS

184 Pines SDRAM DIMM


Pin Name Description
1 VREF Power supply for reference
2 DQ0 Data input / output
3 VSS Ground
4 DQ1 Data input / output
5 DQS0 Data strobe input / output
6 DQ2 Data input / output
7 VDD Power supply (2,5V)
8 DQ3 Data input / output
9 NC Not connected
10 NC Not connected
11 VSS Ground
12 DQ8 Data input / output
13 DQ9 Data input / output
14 DQS1 Data strobe input / output
15 VDD Power supply (2,5V)
16 CK1 Clock input
17 CK1# Clock input
18 VSS Ground
19 DQ10 Data input / output

© Ediciones Paraninfo
20 DQ11 Data input / output

21 CKE0 Clock enable input


22 VDD Power supply (2,5V)
23 DQ16 Data input / output
24 DQ17 Data input / output
25 DQS2 Data strobe input / output
26 VSS Ground
27 A9 Address input (multiplexed)
28 DQ18 Data input / output
29 A7 Address input (multiplexed)
30 VDD Power supply (2,5V)
31 DQ19 Data input / output
32 A5 Address input (multiplexed)
33 DQ24 Data input / output
34 VSS Ground
35 DQ25 Data input / output
36 DQS3 Data strobe input / output
37 A4 Address input (multiplexed)
38 VDD Power supply (2,5V)
39 DQ26 Data input / output
40 DQ27 Data input / output
41 A2 Address input (multiplexed)
42 VSS Ground
43 A1 Address input (multiplexed)
44 CB0 Not connected
45 CB1 Not connected
46 VDD Power supply (2,5V)
47 DQS8 Data strobe input / output

© Ediciones Paraninfo
48 A0 Address input (multiplexed)

49 CB2 Not connected


50 VSS Ground
51 CB3 Not connected
52 BA1 Bank select address
53 DQ32 Data input / output
54 VDD Power supply (2,5V)
55 DQ33 Data input / output
56 DQS4 Data strobe input / output
57 DQ34 Data input / output
58 VSS Ground
59 BA0 Bank select address
60 DQ35 Data input / output
61 DQ40 Data input / output
62 VDD Power supply (2,5V)
63 WE# Write enable
64 DQ41 Data input / output
65 CAS# Column address strobe
66 VSS Ground
67 DQS5 Data strobe input / output
68 DQ42 Data input / output
69 DQ43 Data input / output
70 VDD Power supply (2,5V)
71 NC Not connected
72 DQ48 Data input / output
73 DQ49 Data input / output
74 VSS Ground
75 CK2# Clock input

© Ediciones Paraninfo
76 CK2 Clock input

77 VDD Power supply (2,5V)


78 DQS6 Data strobe input / output
79 DQ50 Data input / output
80 DQ51 Data input / output
81 VSS Ground
82 NC Not connected
83 DQ56 Data input / output
84 DQ57 Data input / output
85 VDD Power supply (2,5V)
86 DQS7 Data strobe input / output
87 DQ58 Data input / output
88 DQ59 Data input / output
89 VSS Ground
90 NC Not connected
91 SDA Serial data I/O
92 SCL Serial clock
93 VSS Ground
94 DQ4 Data input / output
95 DQ5 Data input / output
96 VDD Power supply (2,5V)
97 DQS9 Data strobe input / output
98 DQ6 Data input / output
99 DQ7 Data input / output
100 VSS Ground
101 NC Not connected
102 NC Not connected
103 NC Not connected

© Ediciones Paraninfo
104 VDD Power supply (2,5V)

105 DQ12 Data input / output


106 DQ13 Data input / output
107 DQS10 Data strobe input / output
108 VDD Power supply (2,5V)
109 DQ14 Data input / output
110 DQ15 Data input / output
111 CKE1 Clock enable input
112 VDD Power supply (2,5V)
113 NC Not connected
114 DQ20 Data input / output
115 A12 Address input (multiplexed)
116 VSS Ground
117 DQ21 Data input / output
118 A11 Address input (multiplexed)
119 DQS11 Data strobe input / output
120 VDD Power supply (2,5V)
121 DQ22 Data input / output
122 A8 Address input (multiplexed)
123 DQ23 Data input / output
124 VSS Ground
125 A6 Address input (multiplexed)
126 DQ28 Data input / output
127 DQ29 Data input / output
128 VDD Power supply (2,5V)
129 DQS12 Data strobe input / output
130 A3 Address input (multiplexed)
131 DQ30 Data input / output

© Ediciones Paraninfo
132 VSS Ground

133 DQ31 Data input / output


134 CB4 Not connected
135 CB5 Not connected
136 VDD Power supply (2,5V)
137 CK0 Clock input
138 CK0# Clock input
139 VSS Ground
140 DQS17 Data strobe input / output
141 A10 Address input (multiplexed)
142 CB6 Not connected
143 VDD Power supply (2,5V)
144 CB7 Not connected
145 VSS Ground
146 DQ36 Data input / output
147 DQ37 Data input / output
148 VDD Power supply (2,5V)
149 DQS13 Data strobe input / output
150 DQ38 Data input / output
151 DQ39 Data input / output
152 VSS Ground
153 DQ44 Data input / output
154 RAS# Row address strobe
155 DQ45 Data input / output
156 VDD Power supply (2,5V)
157 S0# Chip select input
158 S1# Chip select input
159 DQS14 Data strobe input / output

© Ediciones Paraninfo
160 VSS Ground

161 DQ46 Data input / output


162 DQ47 Data input / output
163 NC Not connected
164 VDD Power supply (2,5V)
165 DQ52 Data input / output
166 DQ53 Data input / output
167 NC Not connected
168 VDD Power supply (2,5V)
169 DQS15 Data strobe input / output
170 DQ54 Data input / output
171 DQ55 Data input / output
172 VDD Power supply (2,5V)
173 NC Not connected
174 DQ60 Data input / output
175 DQ61 Data input / output
176 VSS Ground
177 DQS16 Data strobe input / output
178 DQ62 Data input / output
179 DQ63 Data input / output
180 VDD Power supply (2,5V)
181 SA0 Address in EEPROM
182 SA1 Address in EEPROM
183 SA2 Address in EEPROM
184 VDDSPD Serial EEPROM power supply (2,3-3,6V)

DIMM DE 240 C0NTACTOS

© Ediciones Paraninfo
240 Pines SDRAM DIMM
Description Pin Pin# Description

VREF 1 121 VSS


VSS 2 122 DQ4
DQ0 3 123 DQ5
DQ1 4 124 VSS

VSS 5 125 DM0


/DQS0 6 126 NC
DQS0 7 127 VSS

VSS 8 128 DQ6


DQ2 9 129 DQ7
DQ3 10 130 VSS
VSS 11 131 DQ12

DQ8 12 132 DQ13


DQ9 13 133 VSS
VSS 14 134 DM1
/DQS1 15 135 NC

DQS1 16 136 VSS


VSS 17 137 CK1
NC 18 138 /CK1
NC 19 139 VSS
VSS 20 140 DQ14
DQ10 21 141 DQ15
DQ11 22 142 VSS
VSS 23 143 DQ20

DQ16 24 144 DQ21


DQ17 25 145 VSS
VSS 26 146 DM2
/DQS2 27 147 NC

DQS2 28 148 VSS


VSS 29 149 DQ22

© Ediciones Paraninfo
DQ18 30 150 DQ23

DQ19 31 151 VSS


VSS 32 152 DQ28
DQ24 33 153 DQ29

DQ25 34 154 VSS


VSS 35 155 DM3
/DQS3 36 156 NC
DQS3 37 157 VSS
VSS 38 158 DQ30
DQ26 39 159 DQ31
DQ27 40 160 VSS
VSS 41 161 NC

NC 42 162 NC
NC 43 163 VSS
VSS 44 164 NC
NC 45 165 NC

NC 46 166 VSS
VSS 47 167 NC
NC 48 168 NC

NC 49 169 VSS
VSS 50 170 VDDQ
VDDQ 51 171 CKE1
CKE0 52 172 VDD

VDD 53 173 NC
NC 54 174 NC
NC 55 175 VDDQ
VDDQ 56 176 A12

A11 57 177 A9
A7 58 178 VDD
VDD 59 179 A8
A5 60 180 A6

A4 61 181 VDDQ
VDDQ 62 182 A3
A2 63 183 A1
VDD 64 184 VDD

© Ediciones Paraninfo
VSS KEY 185 CK0

VSS 65 186 /CK0


VDD 66 187 VDD
NC 67 188 A0

VDD 68 189 VDD


A10/AP 69 190 BA1
BA0 70 191 VDDQ
VDDQ 71 192 /RAS
/WE 72 193 /CS0
/CAS 73 194 VDDQ
VDDQ 74 195 ODT0
/CS1 75 196 A13

ODT1 76 197 VDD


VDDQ 77 198 VSS
VSS 78 199 DQ36
DQ32 79 200 DQ37

DQ33 80 201 VSS


VSS 81 202 DM4
/DQS4 82 203 NC

DQS4 83 204 VSS


VSS 84 205 DQ38
DQ34 85 206 DQ39
DQ35 86 207 VSS

VSS 87 208 DQ44


DQ40 88 209 DQ45
DQ41 89 210 VSS
VSS 90 211 DM5

/DQS5 91 212 NC
DQS5 92 213 VSS
VSS 93 214 DQ46
DQ42 94 215 DQ47

DQ43 95 216 VSS


VSS 96 217 DQ52
DQ48 97 218 DQ53
DQ49 98 219 VSS

© Ediciones Paraninfo
VSS 99 220 CK2

SA2 100 221 /CK2


NC 101 222 VSS
VSS 102 223 DM6

/DQS6 103 224 NC


DQS6 104 225 VSS
VSS 105 226 DQ54
DQ50 106 227 DQ55
DQ51 107 228 VSS
VSS 108 229 DQ60
DQ56 109 230 DQ61
DQ57 110 231 VSS

VSS 111 232 DM7


/DQS7 112 233 NC
DQS7 113 234 VSS
VSS 114 235 DQ62

DQ58 115 236 DQ63


DQ59 116 237 VSS
VSS 117 238 VDDSPD

SDA 118 239 SA0


SCL 119 240 SA1
120

DIMM DE 288 C0NTACTOS

© Ediciones Paraninfo
288 Pines SDRAM DIMM

Pin DDR4 UDIMM Front 288-Pin DDR4 UDIMM Back


Pin Symbol Pin Symbol Pin Symbol Pin Symbol Pin Symbol Pin Symbol Pin Symbol Pin Symbol
1 NC 37 VSS 73 VDD 109 VSS 145 NC 181 DQ29 217 VDD 253 DQ41
2 VSS 38 DQ24 74 CK0_t 110 DM5_n/ 146 VREFCA 182 VSS 218 CK1_t 254 VSS
DBI5_n,
NC
3 DQ4 39 VSS 75 CK0_c 111 NC 147 VSS 183 DQ25 219 CK1_c 255 DQS5_c
4 VSS 40 DM3_n/ 76 VDD 112 VSS 148 DQ5 184 VSS 220 VDD 256 DQS5_t
DBI3_n,
NC
5 DQ0 41 NC 77 VTT 113 DQ46 149 VSS 185 DQS3_c 221 VTT 257 VSS
6 VSS 42 VSS 78 EVENT_n, 114 VSS 150 DQ1 186 DQS3_t 222 PARITY 258 DQ47
NF
7 DM0_n/ 43 DQ30 79 A0 115 DQ42 151 VSS 187 VSS 223 VDD 259 VSS
DBI0_n,
NC
8 NC 44 VSS 80 VDD 116 VSS 152 DQS0_c 188 DQ31 224 BA1 260 DQ43
9 VSS 45 DQ26 81 BA0 117 DQ52 153 DQS0_t 189 VSS 225 A10_AP 261 VSS
10 DQ6 46 VSS 82 RAS_n/ 118 VSS 154 VSS 190 DQ27 226 VDD 262 DQ53
A16
11 VSS 47 CB4/ NC 83 VDD 119 DQ48 155 DQ7 191 VSS 227 NC 263 VSS
12 DQ2 48 VSS 84 CS0_n 120 VSS 156 VSS 192 CB5, NC 228 WE_n/ 264 DQ49
A14
13 VSS 49 CB0/ NC 85 VDD 121 DM6_n/ 157 DQ3 193 VSS 229 VDD 265 VSS
DBI6_n,
NC

© Ediciones Paraninfo
14 DQ12 50 VSS 86 CAS_n/ 122 NC 158 VSS 194 CB1, NC 230 NC 266 DQS6_c
A15
15 VSS 51 DM8_n/ 87 ODT0 123 VSS 159 DQ13 195 VSS 231 VDD 267 DQS6_t
DBI8_n,
NC
16 DQ8 52 NC 88 VDD 124 DQ54 160 VSS 196 DQS8_c 232 A13 268 VSS
17 VSS 53 VSS 89 CS1_n, 125 VSS 161 DQ9 197 DQS8_t 233 VDD 269 DQ55
NC
18 DMI_n/ 54 CB6/ 90 VDD 126 DQ50 162 VSS 198 VSS 234 NC 270 VSS
DBI1_n, DBI8_n,
NC NC
19 NC 55 VSS 91 ODT1, 127 VSS 163 DQS1_c 199 CB7, NC 235 NC 271 DQ51
NC
20 VSS 56 CB2/ NC 92 VDD 128 DQ60 164 DQS1_t 200 VSS 236 VDD 272 VSS
21 DQ14 57 VSS 93 NC 129 VSS 165 VSS 201 CB3, NC 237 NC 273 DQ61
22 VSS 58 RESET_n 94 VSS 130 DQ56 166 DQ15 202 VSS 238 SA2 274 VSS
23 DQ10 59 VDD 95 DQ36 131 VSS 167 VSS 203 CKE1, 239 VSS 275 DQ57
NC

288-Pin DDR4 UDIMM Front 288-Pin DDR4 UDIMM Back


Pin Symbol Pin Symbol Pin Symbol Pin Symbol Pin Symbol Pin Symbol Pin Symbol Pin Symbol
24 VSS 60 CKE0 96 VSS 132 DM7_n/ 168 DQ11 204 VDD 240 DQ37 276 VSS
DBI7_n,
NC
25 DQ20 61 VDD 97 DQ32 133 NC 169 VSS 205 NC 241 VSS 277 DQS7_c
26 VSS 62 ACT_n 98 VSS 134 VSS 170 DQ21 206 VDD 242 DQ33 278 DQS7_t
27 DQ16 63 BG0 99 DM4_n/ 135 DQ62 171 VSS 207 BG1 243 VSS 279 VSS
DBI4_n,
NC
28 VSS 64 VDD 100 NC 136 VSS 172 DQ17 208 ALERT_n 244 DQS4_c 280 DQ63
29 DM2_n/ 65 A12/BC_n 101 VSS 137 DQ58 173 VSS 209 VDD 245 DQS4_t 281 VSS
DBI2_n,
NC
30 NC 66 A9 102 DQ38 138 VSS 174 DQS2_c 210 A11 246 VSS 282 DQ59
31 VSS 67 VDD 103 VSS 139 SA0 175 DQS2_t 211 A7 247 DQ39 283 VSS
32 DQ22 68 A8 104 DQ34 140 SA1 176 VSS 212 VDD 248 VSS 284 VDDSPD
33 VSS 69 A6 105 VSS 141 SCL 177 DQ23 213 A5 249 DQ35 285 SDA
34 DQ18 70 VDD 106 DQ44 142 VPP 178 VSS 214 A4 250 VSS 286 VPP
35 VSS 71 A3 107 VSS 143 VPP 179 DQ19 215 VDD 251 DQ45 287 VPP
36 DQ28 72 A1 108 DQ40 144 NC 180 VSS 216 A2 252 VSS 288 VPP

RIMM DE 184 CONTACTOS

184-Pin RDRAM DIMM Pines


Nombre de Nombre de Nombre de Nombre de
Patilla Patilla Patilla Patilla
Señal Señal Señal Señal
A1 Masa B1 Masa A47 NC B47 NC
A2 LDQA8 B2 LDQA7 NC NC B48 NC
A3 Masa B3 Masa NC NC B49 NC

© Ediciones Paraninfo
A4 LDQA6 B4 LDQA5 NC NC B50 NC
A5 Masa B5 Masa A51 Vref B51 Vref
A6 LDQA4 B6 LDQA3 A52 Masa B52 Masa
A7 Masa B7 Masa A53 SCL B53 SA0
A8 LDQA2 B8 LDQA1 A54 Vdd B54 Vdd
A9 Masa B9 Masa A55 SDA B55 SA1
A10 LDQA0 B10 LCFM A56 SVdd B56 SVdd
A11 Masa B11 Masa A57 SWP B57 SA2
A12 LCTMN B12 LCFMN A58 Vdd B58 Vdd
A13 Masa B13 Masa A59 RSCK B59 RCMD
A14 LCTM B14 NC A60 Masa B60 Masa
A15 Masa B15 Masa A61 RDQB7 B61 RDQB8
A16 NC B16 LROW2 A62 Masa B62 Masa
A17 Masa B17 Masa A63 RDQB5 B63 RDQB6
A18 LROW1 B18 LROW0 A64 Masa B64 Masa
A19 Masa B19 Masa A65 RDQB3 B65 RDQB4
A20 LCOL4 B20 LCOL3 A66 Masa B66 Masa
A21 Masa B21 Masa A67 RDQB1 B67 RDQB2
A22 LCOL2 B22 LCOL1 A68 Masa B68 Masa
A23 Masa B23 Masa A69 RCOL0 B69 RDQB0
A24 LCOL0 B24 LDQB0 A70 Masa B70 Masa
A25 Masa B25 Masa A71 RCOL2 B71 RCOL1
A26 LDQB1 B26 LDQB2 A72 Masa B72 Masa
A27 Masa B27 Masa A73 RCOL4 B73 RCOL3
A28 LDQB3 B28 LDQB4 A74 Masa B74 Masa
A29 Masa B29 Masa A75 RROW1 B75 RROW0
A30 LDQB5 B30 LDQB6 A76 Masa B76 Masa
A31 Masa B31 Masa A77 NC B77 RROW2
A32 LDQB7 B32 LDQB8 A78 Masa B78 Masa
A33 Masa B33 Masa A79 RCTM B79 NC
A34 LSCK B34 LCMD A80 Masa B80 Masa
A35 Vcmos B35 Vcmos A81 RCTMN B81 RCFMN
A36 SOUT B36 SIN A82 Masa B82 Masa
A37 Vcmos B37 Vcmos A83 RDQA0 B83 RCFM
A38 NC B38 NC A84 Masa B84 Masa

© Ediciones Paraninfo
A39 Masa B39 Masa A85 RDQA2 B85 RDQA1
A40 NC B40 NC A86 Masa B86 Masa
A41 Vdd B41 Vdd A87 RDQA4 B87 RDQA3
A42 Vdd B42 Vdd A88 Masa B88 Masa
A43 NC B43 NC A89 RDQA6 B89 RDQA5
A44 NC B44 NC A90 Masa B90 Masa
A45 NC B45 NC A91 RDQA8 B91 RDQA7
A46 NC B46 NC A92 Masa B92 Masa

© Ediciones Paraninfo

Vous aimerez peut-être aussi