IE5 2021–2022

Compte Rendu
TP N°3 Boundary-Scan ( JTAG )

Encadré par : Réalisé par :

Mr Chokri Gammoudi Houssem Ben Abid, Islem Djebbi
Et Chiheb eddine mannaa
1
 2

BUT
L’objectif de ce TP est la génération de vecteurs de test pour vérifier l’intégrité de
la chaîne JTAG et l’automatisation de l’envoi de vecteurs et vérification de la
réponse du circuit.

C’est quoi le JTAG ?

La technique de Boundary-Scan est conçue pour faciliter et automatiser le test des
cartes électroniques numériques. Elle consiste à donner un accès auxiliaire aux
broches d'entrée-sortie des composants numériques fortement intégrés.

Principe
Initialement, le Boundary Scan était uniquement destiné au test des court-circuit et
de la continuité.on applique un ensemble de signaux logiques (appelé vecteur de
test) sur les broches d'entrée de certains composants et on relève les niveaux
logiques sur les broches de sortie des composants qui y sont connectés, pour
s'assurer qu'ils correspondent aux valeurs attendues. On peut ainsi s'assurer de la
bonne qualité des pistes du circuit imprimé et des soudures.

★ Le JTAG n'est pas limité aux tests de continuité. Il est en effet également
possible de tester des fonctions logiques combinatoires De même, il est
possible de tester des mémoires.

Les différentes instructions :

● L’architecture IEEE 1149.1 impose trois instructions qui sont :
Bypass : L’instruction Bypass permet de passer au travers des composants avec
un bit de décalage. Tous les bits doivent être à ‘1’ pour qu’elle soit exécutée.
Extest : L’instruction Extest sélectionne le registre Boundary-Scan en
 3

déconnectant le composant JTAG. Elle prépare au test des interconnexions.

Tous les bits doivent être à ‘0’ pour qu’elle soit exécutée. Sa taille de code n’est pas
définie.
Sample/Preload : L’instruction Sample/Preload sélectionne le
registre Boundary-Scan mais sans déconnecter le composant JTAG.

● Le standard IEEE 1149.1 autorise un certain nombre d’instructions

optionnelles qui sont les suivantes :
Intest : Elle sélectionne le registre Boundary-Scan pour le préparer au test du
noyau logique interne.
Idcode : Elle sélectionne le registre d’identification placé entre TDI et TDO pour
le préparer au chargement du code Idcode et à sa lecture au travers le TDO. Si
l’instruction Idcode est chargée, il n’y a pas de registre d’identification présent sur
la carte et l’instruction Idcode peut être vu comme si l’utilisateur chargeait
l’instruction Bypass.
Runbist : C’est l’instruction qui initialise une routine de test interne et charge le
résultat dans le registre placé entre le TDI et le TDO.
En 1993 une révision du standard IEEE 1149.1 apporte deux nouvelles
instructions :
Clamp : C’est une instruction qui pilote la valeur de présélection vers la sortie de
certains composants et qui sélectionne le registre Bypass entre TDI et TDO.
High : C’est une instruction similaire à Clamp mis à part le fait qu’elle permet de
laisser la valeur des broches des composants de sortie sur un niveau logique haute
impédance. Elle va également sélectionner le registre Bypass entre TDI et TDO.
 4

1. Vérification de l’intégralité de la chaîne JTAG

1.1.1 La sortie de la chaîne_tdo lors du chargement d’instruction est « 01 » car dans le

cas du registre d’instructions, les deux bits de poids faible ont obligatoirement la valeur
“01”, les autres une valeur quelconque. Elle est conforme au standard d’IEEE1149.1.
1.2 - En mode IDCODE la Valeur est « 0 ».

2. Automatisation de l’envoi de vecteurs JTAG

 5

2.1.1. Simulation

3. Test des interconnections des composantes JTAG

-A l’état de capteur DR : les données présentes sur les plots d’entrée pour les cellules
d’entrée. Et les valeurs du registre sont décalées de TDI vers TDO à l’état de shift-DR.

- Mode EXTEST (Instruction = 00000) permet de copier les données des plots d’entrée
vers le registre boundary-scan.
 6

Code Jtagsys.tb
 7

Simulation
 8

4. Test d’une composante externe à la chaîne JTAG