EER 212 électronique analogique et numérique

TP2
Synthèse et implémentation sur FPGA
Quartus

Réalisée par :

- Wafa chebbi

- Wafa Messadi

- Bilel Saidi

Encadré par : - Mme Nada Rebhi

2022-2023
 EER 212 électronique analogique et numérique

L’objectif de ce TP est de se familiariser avec un outil de programmation des circuits

logiques (numériques) programmables. Nous nous intéressons à un outil de la famille
Altéra : logiciel Quartus.

Un circuit logique programmable se définit comme un composant électronique

standard contenant des modules de logique combinatoires et séquentiels, dont les
interconnexions internes sont désignées par programmation (interconnexions entre
différentes cellules logiques).

Il peut être configuré et reconfiguré par l’utilisateur, pour la réalisation de diverses

fonctions logiques (numériques). Plusieurs solutions sont possibles pour programmer
un circuit logique programmable. Elles dépendent essentiellement de l’outil de
développement (outil de conception) utilisé. Les phases de programmation sont :

 Saisie de la description du circuit logique.

 Compilation pour la vérification de la description.

 Simulation et vérification.

 Insertion du circuit à programmer et programmation.

2022-2023
 EER 212 électronique analogique et numérique

Après la simulation (voir annexes) du programme on obtient la table de vérité

ci-dessous :

1. Table de vérité :

A=D3 B=D2 Cin=D1 S LED jaune Cout LED Rouge

0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

Remarque : lors de la réalisation de notre TP, nous avons détecté que les diodes D3,
D2 et D1 correspondent respectivement à A, B et Cin et n’ont pas Do, D1 et D2 et la
LED jaune et rouge correspondent respectivement au sorties S et Cout et n’ont pas la
LED verte et jaunes comme c’est indiqué dans la table de vérité du TP.

Cin : correspond à la retenue éventuelle de l'étage précédant.

Cout : correspond à la retenue éventuelle de l'étage suivant.

2. Détermination de l’équation de ‘ S ’ et ‘Cout’

D’après le tableau précédent on a :

S = 𝐴 . 𝐵 . 𝐶𝑖𝑛 + 𝐴 . 𝐵 . 𝐶𝑖𝑛 + 𝐴. 𝐵. 𝐶𝑖𝑛 + 𝐴. 𝐵. 𝐶𝑖𝑛

S = 𝐶𝑖𝑛. (𝐴. 𝐵 + 𝐴. 𝐵) + 𝐶𝑖𝑛. (𝐴. 𝐵 + 𝐴. 𝐵)

2022-2023
 EER 212 électronique analogique et numérique

S = Cin.(𝐴 ⊕ B) + 𝐶𝑖𝑛 (A⊕B)

D’ou
S= A B Cin S=A 𝐁 𝐂𝐢𝐧

Pour déterminer l’équation de Cout on peut utiliser aussi le tableau de Karnaugh

 Tableau de Karnaugh
Cout
AB 00 01 11 10
Cin

0 0 0 1 0

1 0 1 1 1

Cout= 𝐴. 𝐵. 𝐶𝑖𝑛 + 𝐴. 𝐵. 𝐶𝑖𝑛 + 𝐴. 𝐵. 𝐶𝑖𝑛 +A.B.Cin

Cout= 𝐶𝑖𝑛. (𝐴. 𝐵 + 𝐴. 𝐵) + 𝐴. 𝐵(𝐶𝑖𝑛 + 𝐶𝑖𝑛)

Cout = A.B + Cin. (A⊕B)

2022-2023
 EER 212 électronique analogique et numérique

Les deux expressions S et Cout qui viennent d’être calculées, nous déduisons le

schéma logique d’un additionneur complet représenté ci-dessous :

S = (A ⊕ B) ⊕ Cin

Cout = A.B + Cin (A ⊕ B)

Dans l'additionneur complet la première retenue Cin est toujours nulle lorsque la
première opération d'addition commence. Lorsque la somme S est générée à partir de
A et B, la retenue du dernier bit le moins significatif est ajouté à l'opération d'addition
suivante, et cette tâche est poursuivie jusqu'à ce que tous les nombres binaires soient
additionnés.

2022-2023
EER 212 électronique analogique et numérique

2022-2023
 EER 212 électronique analogique et numérique

Figure -1- téléchargement du programme est effectué avec succès

2022-2023
EER 212 électronique analogique et numérique

2022-2023
EER 212 électronique analogique et numérique

2022-2023