Vous êtes sur la page 1sur 6

Lycée Rouvière -Génie Electronique- QCM de révision numérique

Q.C.M. D’EVALUATION
A : ELECTRONIQUE NUMERIQUE
I- SYSTEMES DE NUMERATION

I-1 Le nombre binaire « 1111 » s’écrit en décimal:


4
 mille cent onze
 15

I-2 Le nombre « 5A7 » est écrit en:


 Octal
 Hexadécimal
 Décimal

I-3 Le nombre binaire « 100011000110 » converti en base 16 donne:


 4306
 8126
 8C6

I-4 En base 2, « 1+1 » égale:


 11
 10
2

I-5 L’addition binaire de « 1101110 + 1011101 » à pour résultat:


 1001011
 11001011
 2112211

I-6 La somme « 84A2+5F7D » à pour résultat:


 C2UR :-)
 E41F
 1441F

I-7 Dans le code Gray (binaire réfléchi) le nombre « 10 » :


 précède « 11 ».
 succède à « 11 ».
 n’existe pas.

I-8 « -9 » s’écrit en binaire:


 -1001
 11001
 10111

I-9 Sur 8 bits, on peut avoir :


I-10 Sur un octet la valeur maximale décimale est :
 256 valeurs
 256
 255 valeurs
 255
 512 valeurs
 512

1
Lycée Rouvière -Génie Electronique- QCM de révision numérique

II- ALGEBRE BOOLEENNE

II-1 D’après cette table de vérité, « Y » à pour équation Booléenne:


 Y= AB
A B Y
 Y= A + B
0 0 0
 Y= A
0 1 1
1 0 1
1 1 1

II-2 D’après cette table de vérité, « Y » à pour équation Booléenne:


 Y= AB
A B Y
 Y= A + B
0 0 0
 Y= A
0 1 0
1 0 0
1 1 1
II-3 L’équation Booléenne « S = (A et B) ou C » peut s’écrire:
 S = (A + B)C
 S = A(B+C)
 S = (A+C) et (B+C)

II-4 Le complément de l’équation « W = A(B+C)+D » est:


 W = A+ BCD
 W = A(B+C)+D
 W = (A+BC)D

II-5 L’équation Booléenne « Y = (A+BC)(A B+C)+C » se simplifie en:


Y=C
 Y = A+B
 Y = AB

II-6 L’équation Z = AB + AB est égale à:


Z=0
Z=1
 Z = AB + AB

II-7 Une porte NAND (ET-NON) à pour équation:


 A+B
 AB
 AB + AB

II-8 Une porte NOR (OU-NON) à pour équation:


 A+B
 AB
 AB + AB

II-9 Une porte XOR (OU Exclusif) à pour équation:


 A+B
 A B + AB
 AB + AB
2
Lycée Rouvière -Génie Electronique- QCM de révision numérique

III- LOGIQUE COMBINATOIRE

III-1 Les tableaux de Karnaugh sont:


 une méthode graphique de simplification d’équations.
 des tableaux d’allocations de variables.
 les oeuvres d’un peintre surréaliste.

III-2 La variable « U » représenté par un tableau de Karnaugh à pour équation simplifiée:


 U= CDA + B + C CD
 U= A + CD + DB + CDB AB 00 01 11 10
 U= A + D + BDC + B 00 1 0 0 1
01 1 0 1 0
11 1 1 1 1
10 1 1 1 1

III-3 Le logigramme ci-dessous à pour résultat:


 S = AB + AB A B
 S = AB + AB
S=A+B
≥1
1
≥1 S
&
&

A
III-4 Les symboles XNOR suivants B =1 ont pour équation de sortie:
 A+B
 A B + AB
 AB + AB
a0
III-5 Le logigramme ci-dessous a une fonction: A a =1
1
 détection de différence nombres
binaires & Y
 détection d’égalité
b
 additionneur binaire B 0 =1
b1
III-6 Le logigramme ci-dessous a une fonction:
 détection de différence
 détection d’égalité A
 additionneur binaire B S
=1 =1

Ren &

& ≥1 Rs

&
3
Lycée Rouvière -Génie Electronique- QCM de révision numérique

IV- LOGIQUE SEQUENTIELLE

IV-1 Une bascule R-S à pour fonction principale une mise:


 au niveau haut
 au niveau bas
 en mémoire

IV-2 La sortie « Q » d’une bascule JK ayant ses entrées J et K à « 1 » :


 est invariable
 bascule à chaque front actif d’horloge
 prend la valeur de Qo à chaque front actif d’horloge

IV-3 La sortie « Q » d’une bascule D:


 prend la même valeur que l’entrée D
 prend la même valeur que l’entrée D au front actif du signal d’horloge
 prend la valeur complémentée de D

IV-4 Une bascule D dont la sortie Q est reliée à l’entrée D réalise une division de fréquence par:
2
4
8

IV-5 Le circuit suivant est : 1 1 1 1


Q0 Q1 Q2 Q3
 un registre à décalage J J J J
 un compteur asynchrone H
 un compteur synchrone K K K K

IV-6 Le circuit suivant est :


E Q0 Q1 Q2 Q3
 un registre à décalage D D D D
 un compteur asynchrone H
 un compteur synchrone

IV-7 Un compteur BCD compte:


 de 0 à 1111 en binaire
 de 0 à 1001 en binaire
 de 0 à D en hexadécimal

IV-8 Un compteur modulo 8 compte:


 de 0 à 8
 de 0 à 7
 de 8 en 8

IV-9 Un registre à décalage 4 bits série-parallèle possède: IV-10 Un EPLD est un :


 quatre entrées séries et quatre sorties parallèles  cicuit logique programmable et effaçable
 une entrée parallèle et quatre sorties séries  ensemble parrallèle de bascule D
 une entrée série et quatre sorties parallèles  ensemble probable logique décomplexé

4
Lycée Rouvière -Génie Electronique- QCM de révision numérique

V- CIRCUITS LOGIQUES MSI

V-1 Un décodeur DCB-décimal à:


 en entrée un code binaire 8 bits et 16 lignes de sortie
 10 lignes d’entrées et 4 bits de sortie
 en entrée un code binaire 4 bits et 10 lignes de sortie

V-2 Un codeur (encodeur) de clavier numérique possède:


 4 entrées et 10 sorties
 10 entrées et 4 sorties
 3 entrées et 4 sorties

V-3 Le circuit intégrés 74151 possède principalement 8 entrées, 3 bits de sélection et une sortie. Est-ce:
 un multiplexeur
 un démultiplexeur
 un convertisseur

V-4 Une sortie dite « 3 états » signifie que:


 la sortie est soit à 0, soit à 1, soit à collecteur ouvert
 les niveaux de sortie sont quelconques
 la sortie peut se trouver en haute impédance

VI- FAMILLE DE CIRCUIT INTEGRES LOGIQUES

VI-1 La famille logique CMOS (série 4000) est caractérisée principalement par:
 une vitesse relativement lente, une tension d’alimentation de +5V et une faible consommation
 une vitesse relativement lente, une tension de service de 3V à 18V et une faible consommation
 une vitesse importante, une tension de service de 3V à 18V et une forte consommation

VI-2 Pour un circuit CMOS la consommation:


 diminue si la fréquence augmente
 reste constante si la fréquence augmente
 augmente si la fréquence augmente

VI-3 La sortance maximale d’un circuit intégrés numérique est:


 le nombre de sorties que peut piloter une entrée
 le nombre de sorties que pilote une entrée
 le nombre d’entrées que peut piloter une sortie

VI-4 Pour un circuit CMOS la vitesse de fonctionnement augmente si:


 sa tension d’alimentation augmente
 sa tension d’alimentation diminue
 sa sortance augmente

VI-5 La famille TTL est caractérisée essentiellement par:


 une vitesse relativement rapide, une tension d’alimentation de +5V et une forte consommation
 une vitesse relativement lente, une tension de service de 3V à 18V et une faible consommation
 une vitesse relativement rapide, une tension de service de 3V à 18V et une forte consommation

5
Lycée Rouvière -Génie Electronique- QCM de révision numérique

VI-6 Une sortie dite à collecteur ouvert permet: VI-7 Un circuit 74LS appartient à la famille :
 d’amplifier un courant de sortie  CMOS rapide
 d’adapter un niveau de sortie  TTL rapide
 la réalisation d’une « ET » câblée  TTL à faible consommation
VI-8 Un circuit 74HC appartient à la famille : VI-9 La référence « 74HCT » est un CI :
 CMOS rapide  CMOS à transdistortion
 TTL rapide  CMOS compatible TTL
 TTL à faible consommation  TTL compatible CMOS

VII- LES MEMOIRES

VII-1 Une mémoire ayant une capacité de 4K x 8 peut stocker:


 32000 bits
 4096 octet
 4000 x 8 bits

VII-2 Cette même mémoire aura:


 8 lignes (bits) d’adresse
 32000 lignes d’adresse
 12 lignes d’adresse

VII-3 Une EPROM est une mémoire:


 vive
 une mémoire morte électriquement effaçable
 une mémoire morte effaçable par ultraviolet

VII-4 Une EEPROM est une mémoire:


 vive
 une mémoire morte électriquement effaçable
 une mémoire morte effaçable par ultraviolet

VII-5 Une RAM est une mémoire:


 vive
 une mémoire morte électriquement effaçable
 une mémoire morte effaçable par ultraviolet

VII-6 La structure mémoire simplifiée ci-dessous à une capacité de:


 64K octets
A15
 32K octets
BUS D’ADRESSES
 64K x 16 A0

VII-7 La plage adressable de la MEM1 est : 1


 de 0000 à FFFF A14-A0 A14-A0
 de 8000 à FFFF CS CS
 de 0000 à 7FFF MEM0 MEM1

D7-D0 D7-D0

D7
BUS DE DONNEES
D0
6