Décodage

d’Adresses

17/12/2013 Architecture des Systèmes Informatiques 1

INTRODUCTION
Dans un système à microprocesseur, plusieurs
mémoires et organes d’entrées sorties sont
connectés aux différents bus du
microprocesseur.
La multiplication des ces périphériques autour
du microprocesseur oblige la présence d’un
décodeur d’adresse chargé d’aiguiller les
données présentes sur le bus de données.
17/12/2013 Architecture des Systèmes Informatiques 2
Le microprocesseur peut communiquer avec
les différentes mémoires et les différents
boîtiers d’interface. Ceux-ci sont tous reliés
sur le même bus de données et afin d’éviter
des conflits, un seul composant doit être
sélectionné à la fois.

17/12/2013 Architecture des Systèmes Informatiques 3

Lorsqu’on réalise un système
microprogrammé, on attribue donc à
chaque périphérique une zone d’adresse et
une fonction « décodage d’adresse » est
donc nécessaire afin de fournir les signaux
de sélection de chacun des composants.

17/12/2013 Architecture des Systèmes Informatiques 4

17/12/2013 Architecture des Systèmes Informatiques 5
I- ETUDE DES DECODEURS

Un décodeur est un ensemble de circuits

logiques qui active la sortie dont le numéro
correspond au code binaire appliqué sur les
entrées.
Dans la pratique, il convient de faire la
distinction entre deux types de décodeurs:
Le décodeur binaire
Le décodeur d’affichage

17/12/2013 Architecture des Systèmes Informatiques 6

I-A- DECODEUR BINAIRE

Le décodeur est un circuit à n entrées

binaires dits d’adresse et à p sorties de sorte
que p<=2n. Une seule sortie sera activée à la
fois; il est utilisé essentiellement pour
sélectionner un élément parmi n éléments.

17/12/2013 Architecture des Systèmes Informatiques 7

A-1 Le 74LS138/ 74HC138
Le 74138 est un décodeur de type 1 parmi 8, à
sorties négatives (ce qui signifie que les sorties
sont actives à l’état bas). Il possède de plus
trois entrées de validation G1, G2A et G2B
pour le 74LS138 et E1, E2 et E3 pour le
74HC138.

17/12/2013 Architecture des Systèmes Informatiques 8

A-1-a- Le brochage A-1-b- Structure interne

17/12/2013 Architecture des Systèmes Informatiques 9

 d

17/12/2013 Architecture des Systèmes Informatiques 10

 A-1-c- Table de
vérité

L
L
L
L
L
L
L
L

17/12/2013 Architecture des Systèmes Informatiques 11

A-2 Le 74LS139

C’est un double décodeur de type 1 parmi 4 à

sorties négatives (ce qui signifie que les sorties
sont actives à l’état bas). Il possède de plus une
entrées de validation G.

17/12/2013 Architecture des Systèmes Informatiques 12

A-2-a- Le brochage
A-2-b-structure interne

17/12/2013 Architecture des Systèmes Informatiques 13

17/12/2013 Architecture des Systèmes Informatiques 14
 A-2-c-Table de vérité

L
L
L
L

17/12/2013 Architecture des Systèmes Informatiques 15

I-B- DECODEUR D’AFFICHAGE
Ces décodeurs comme les précédents
décodent une combinaison binaire et
sont destinés à la commande d’afficheur
dit à segments. Les afficheurs à 7
segments permettant suivant les
segments activés de visualiser tous les
chiffres des bases 10 ou 16.

17/12/2013 Architecture des Systèmes Informatiques 16

Chaque segment est constitué d’une diode électroluminescente ou LED (Light
Emetting Diode) et l’on rencontre deux grandes technologies de constitution de ces
afficheurs que l’on dira à cathodes communes ou à anodes communes.
I-B-1- décodeur et afficheur à cathodes communes

a. Symbole b. Structure interne

17/12/2013 Architecture des Systèmes Informatiques 17

I-B-2-afficheur à anodes communes

a. Brochage Structure interne

I-C- REALISATION DE DECODEUR

17/12/2013 Architecture des Systèmes Informatiques 18

I-B-3- Câblage avec décodeur

17/12/2013 Architecture des Systèmes Informatiques 19

II- Exercice d’application

Une carte mémoire comprend 4 boîtiers désignés ci-après

RAM1: 8400 – 87FF
RAM2: 9C00 – 9FFF
ROM1: 8C00 – 8FFF
ROM2: 9800 – 9BFF
Chaque élément possède une entrée de validation CE. Le décodeur utilisé est un circuit
74LS138 (décodeur 3 vers 8), possédant 3 entées de validation (G1, G2, G3).
1. Identifier les bits fixes du microprocesseur
2. Identifier le bit séparateur
3. Dresser la table de vérité du décodeur
4. Les entrées de validation du décodeur sont directement commandées par le processeur.
Faire le schéma d’implantation de la carte mémoire.
5. Réaliser la cartographie mémoire
6. Quelle est l’adresse du 999ème mot dans la RAM1?
7. Quelle est le rang d’adresse 9AFE dans la ROM2?
8. Quelle est l’adresse du 3995ème mot en mémoire centrale?
9. A quelle boîtier mémoire l’adresse 0F9A H appartient-elle?
17/12/2013 Architecture des Systèmes Informatiques 20
17/12/2013 Architecture des Systèmes Informatiques 21
17/12/2013 Architecture des Systèmes Informatiques 22