Académique Documents
Professionnel Documents
Culture Documents
IV. Le microprocesseur
IV.1 Généralités
IV.2 Architecture de base
IV.3 Exécution d’une instruction
IV.4 Caractéristiques
IV.5 Langage de programmation
Microprocesseur
Circuit intégré numérique complexe.
Rôle
Il organise l’enchaînement des tâches précisées dans la
mémoire (programme)
Il rythme et synchronise l'exécution de ces tâches
Il gère les informations extérieures au système
IV.1 Généralités
IV.2 Architecture de base
IV.3 Exécution d’une instruction
IV.4 Caractéristiques
IV.5 Langage de programmation
Bus d’adresses
up mémoire
Données
Unité de Unité de
traitement commande
H
Programme
Bus de données
Unité de commande
Séquence le déroulement des instructions
Décode les instructions à exécuter
Unité de traitement
Regroupe les circuits qui assurent les traitements
nécessaires à l'exécution des instructions
UAL, registre d’état…
IV.1 Généralités
IV.2 Architecture de base
IV.3 Exécution d’une instruction
IV.4 Caractéristiques
IV.5 Langage de programmation
117
Architecture des ordinateurs 117
• Comment s’exécute un programme dans la machine ?
entrées
UC Mémoire
Processeur Centrale
sorties
119
Architecture des ordinateurs 119
2.1 La mémoire centrale
120
Architecture des ordinateurs 120
Une adresse
•La mémoire centrale peut être vu
comme un large vecteur ( tableau ) de 0001100 0000
mots ou octets.
0011100 0001
•Un mot mémoire stocke une information
sur n bits. 0111100 0002
•Chaque mot possède sa propre adresse. 0001100 …….
•La mémoire peut contenir des 0001100 …….
programmes et les données utilisées par
……..
les programmes.
Contenu d’une case
(un mot)mémoire
FFFF
121
Architecture des ordinateurs 121
Structure d’un programme en MC
1000000
1111111
Addition
0000000
11110000
11000001
} Partie données
( variables )
Soustraction 11100001
11000001
11100001
11100001 Partie instructions
………….
……….
UC
127
Architecture des ordinateurs 127
2.2.2 Unité de contrôle
Elle assure :
la recherche ( lecture ) de l’instruction et des données à partir de la
mémoire,
le décodage de l’instruction et l’exécution de l’instruction en cours
et prépare l’instruction suivante.
128
Architecture des ordinateurs 128
L’unité de contrôle comporte :
Un registre instruction (RI) : contient l’instruction en cours
d’exécution. Chaque instruction est décoder selon sont code
opération grâce à un décodeur.
Un registre qui s’appel compteur ordinal (CO) ou le compteur de
programme (CP ) : contient l’adresse de la prochaine instruction à
exécuter (pointe vers la prochaine instruction à exécuter ).
Initialement il contient l’adresse de le première instruction du
programme à exécuter.
Un séquenceur : il organise ( synchronise ) l’exécution des
instruction selon le rythme de l’horloge, il génère les signaux
nécessaires pour exécuter une instruction.
129
Architecture des ordinateurs 129
Schéma d’une UC
130
Architecture des ordinateurs 130
Schéma détaillé d’une machine
UC
131
Architecture des ordinateurs 131
Remarque
132
Architecture des ordinateurs 132
Une machine avec des registres de travail
registres
133
Architecture des ordinateurs 133
3.Jeu d’instructions
134
Architecture des ordinateurs 134
3.1 Codage d’une instruction
N bits K bits
•Le format d’une instruction peut ne pas être le même pour toutes les
instructions.
•Le champs opérande peut être découpé à sont tours en plusieurs champs
135
Architecture des ordinateurs 135
Machine à 3 adresses
Exemple :
ADD A,B,C ( CB+C )
136
Architecture des ordinateurs 136
Machine à 2 adresses
Exemple :
ADD A,B ( BA +B )
137
Architecture des ordinateurs 137
Machine à 1 adresses
Exemple :
ADD A ( ACC(ACC) + A )
138
Architecture des ordinateurs 138
4. Mode d’adressage
139
Architecture des ordinateurs 139
4.1 Adressage immédiat
Exemple :
ADDADD 150 150
140
Architecture des ordinateurs 140
4.2 Adressage direct
Exemple :
On suppose que l’accumulateur
continent la valeur 20 .
ADD 150
141
Architecture des ordinateurs 141
4.3 Adressage indirect
La champs adresse contient l’adresse de
l’adresse de l’opérande.
Pour réaliser l’opération il faut :
Récupérer l’adresse de l’opérande à partir de la
mémoire.
Par la suite il faut chercher l’opérande à partir de
la mémoire. ADD 150
ACC (ACC)+ ((ADR))
Exemple :
Initialement l’accumulateur contient la 150 200
valeur 20
Il faut récupérer l’adresse de l’adresse
(150).
Récupérer l’adresse de l’opérande à partir
200 40
de l’adresse 150 ( la valeur 200 )
Récupérer la valeur de l’opérande à partir
de l’adresse 200 ( la valeur 40 )
Additionner la valeur 40 avec le contenu de
l’accumulateur (20) et nous allons avoir la
valeur 60 142
Architecture des ordinateurs 142
4.4 Adressage indexé
Registre d’indexe
50
ADD 150
30
200
Remarque : si ADR ne contient pas une valeur
immédiate alors
Adresse opérande = (ADR )+ (X) 143
Architecture des ordinateurs 143
4.5 Adressage relatif
Registre de base
100
BR 150
ADD
250
144
Architecture des ordinateurs 144
5. Cycle d’exécution d’une instruction
145
Architecture des ordinateurs 145
Exemple1 : déroulement de l’instruction d’addition en mode
immédiat ACC(ACC)+ Valeur
146
Architecture des ordinateurs 146
Exemple 2 : déroulement de l’instruction d’addition en mode direct
ACC(ACC)+ (ADR)
147
Architecture des ordinateurs 147
Exemple 3 : Déroulement de l’instruction d’addition en mode
indirect ACC(ACC)+ ((ADR))
IV.1 Généralités
IV.2 Architecture de base
IV.3 Exécution d’une instruction
IV.4 Caractéristiques
IV.5 Langage de programmation
Fabricant
AMD – Intel – IBM – Motorola…
Fréquence d’horloge
1 GHz – 2GHz…
Jeux d’instructions
Ensemble des opérations élémentaires que le
microprocesseur pourra exécuter.
Jeux d’instructions
Type d’instructions
Codage des instructions
Mode d’adressage
Temps d’exécution
IV.1 Généralités
IV.2 Architecture de base
IV.3 Exécution d’une instruction
IV.4 Caractéristiques
IV.5 Langage de programmation
Exemple de langage
C6 64 LDAB #100
B6 00 LDAA #0 A=0 ;
1B ret ABA for ( i=1 ; i<101 ; i++)
5A DECB A=A+i ;
26 03 BNE ret