Logique combinatoire &

Logique séquentielle
Laurent JEANPIERRE <jeanpl@iutc3.unicaen.fr>

D’après le cours de Pascal FOUGERAY

IUT de CAEN – Campus 3

Département Informatique
Contenu du cours
 Logique combinatoire
 Comparateur
 Additionneur
 Décodeur
 Multiplexeur
 UAL
 Logique séquentielle
 Bascules
 Compteurs
 Registres

Département Informatique 2
Circuit logique combinatoire
 Circuit logique
 Portes logiques
 Algèbre de Boole

 Les sorties ne dépendent que des entrées

 Se lit « de gauche à droite »

(Pas de boucles)

Département Informatique 3
Contenu du cours
 Logique combinatoire
 Comparateur
 Additionneur
 Décodeur
 Multiplexeur
 UAL
 Logique séquentielle
 Bascules
 Compteurs
 Registres

Département Informatique 4
Le comparateur

 Compare 2 mots binaires

 S = 1 si identiques
 S = 0 si différents

Département Informatique 5
Contenu du cours
 Logique combinatoire
 Comparateur
 Additionneur
 Décodeur
 Multiplexeur
 UAL
 Logique séquentielle
 Bascules
 Compteurs
 Registres

Département Informatique 6
Le demi-additionneur

 Somme de 2 bits
X X Y R S
+ Y 0 0 0 0
= RS 0 1 0 1
1 0 0 1
1 1 1 0

Département Informatique 7
L’additionneur complet
 ½ additionneur : pas de retenue propagée
  On décompose
 X+Y + Rp = (R1S1) + Rp = R1(S1+Rp) = RfSf
Entrées X+Y S1 + R p Final
X Y Rp R1 S1 R2 S2 Rf Sf
0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 1 0 1
0 1 0 0 1 0 1 0 1
0 1 1 0 1 1 0 1 0
1 0 0 0 1 0 1 0 1
1 0 1 0 1 1 0 1 0
1 1 0 1 0 0 0 1 0
1 1 1 1 0 0 1 1 1
Département Informatique 8
Additionneur Complet
Additionneur n bits

Département Informatique 9
Contenu du cours
 Logique combinatoire
 Comparateur
 Additionneur
 Décodeur
 Multiplexeur
 UAL
 Logique séquentielle
 Bascules
 Compteurs
 Registres

Département Informatique 10
Le décodeur

 Traduit Binaire  lignes physiques

Département Informatique 11
Ex: Décodage d’adresses
 Processeur, 8Ko de RAM (0000h-1FFFh)
 13 lignes d’adresses
 Puces mémoire de 2Ko (000h-8FFh)
 11 lignes d’adresses
 Ligne « Chip Select » (CS)

RAM 0 RAM 1 RAM 2 RAM 3

Décod
2>4

Département Informatique 12
Contenu du cours
 Logique combinatoire
 Comparateur
 Additionneur
 Décodeur
 Multiplexeur
 UAL
 Logique séquentielle
 Bascules
 Compteurs
 Registres

Département Informatique 13
Le multiplexeur

 Multiples informations  canal unique

 Sélection aiguillage : commande codée
 Ex : Multiplexeur 4 bits

Département Informatique 14
Multiplexeur (2)

Département Informatique 15
Multiplexeur / Démultiplexeur

 Ex : Transmission série

h
h Compteur
Compteur s0 s1
s 0 s1

Département Informatique 16
Contenu du cours
 Logique combinatoire
 Comparateur
 Additionneur
 Décodeur
 Multiplexeur
 UAL
 Logique séquentielle
 Bascules
 Compteurs
 Registres

Département Informatique 17
Unité Arithmétique & Logique

 Cœur du microprocesseur
 Opérations simples sur mots binaires
 Inversion (NON)
 ET/OU

 Addition

 Les UAL modernes font bien plus…

Département Informatique 18
L’UAL (2)

Département Informatique 19
Une UAL 1 bit

Département Informatique 20
Contenu du cours
 Logique combinatoire
 Comparateur
 Additionneur
 Décodeur
 Multiplexeur
 UAL
 Logique séquentielle
 Bascules
 Compteurs
 Registres

Département Informatique 21
Logique séquentielle
 Circuit logique
 Portes logiques
 Algèbre de Boole
 Les sorties dépendent :
 des entrées
 des sorties précédentes
 Présence de « boucles » dans le circuit

Entrées Circuit Circuit Sorties

Sorties Entrées
Combinatoire Séquentiel

Département Informatique 22
Exemple :
E S1
S2

E S1t S2t S1t+1 S2t+1

0 0 0 1 1 Transitoire !
0 0 1 1 1 Transitoire !
0 1 0 1 1 Transitoire !
0 1 1 1 1
1 0 0 1 0 Instable !
1 0 1 1 0 Instable !
1 1 0 0 1 Instable !
1 1 1 0 1 Instable !
Département Informatique 23
Circuit synchrone / asynchrone
 Présence de signaux transitoires
 Introduction d’une HORLOGE
 Les résultats seront « justes » au prochain
coup d’horloge
 Alors le circuit est dit synchrone

 4 temps différents

Département Informatique 24
Contenu du cours
 Logique combinatoire
 Comparateur
 Additionneur
 Décodeur
 Multiplexeur
 UAL
 Logique séquentielle
 Bascules
 Compteurs
 Registres

Département Informatique 25
Les bascules bistables

 Point - mémoire 1 bit

 2 états stables : 0 et 1
 Caractéristiques :
 1-2 entrées (+horloge si synchrone)
 2 sorties complémentaires Q et Q

 n entrées prioritaires de positionnement

asynchrone

Département Informatique 26
La bascule RS

 2 variantes (actives à 0 / 1)

Département Informatique 27
Bascule RS (2)

Q\Q \q 0 1
Final
R\ S\q 0 1 0
0 1\1 1\1 1\1 1\1 Err.
0
1\1 1\1 1\0 1\0 1\0
1
1\1 0\1 0\0 1\0 mém
1
0 1\1 0\1 0\1 1\1 0\1
Département Informatique 28
Bascule RS (3)

Q\Q \q 0 1
Final
R\ S\q 0 1 0
0 1\1 0\1 0\0 1\0 mém
0
1\0 0\0 0\0 1\0 1\0
1
0\0 0\0 0\0 0\0 Err.
1
0 0\1 0\1 0\0 0\0 0\1
Département Informatique 29
La bascule RST ou RSH

Département Informatique 30
La bascule D

 Bascule de base : R=S=1 interdit

  S = ⌐R = D

Département Informatique 31
La bascule JK

 La plus utilisée : SJ, RK

 J=K=1  bascule

J K Q Q Effet
0 0 q q Mémoire
0 1 0 1 Mise à 0
1 0 1 0 Mise à 1
1 1 q q Bascule

Département Informatique 32
Contenu du cours
 Logique combinatoire
 Comparateur
 Additionneur
 Décodeur
 Multiplexeur
 UAL
 Logique séquentielle
 Bascules
 Compteurs
 Registres

Département Informatique 33
Les compteurs
 Circuit logiques capables de compter ou
décompter de 1 à chaque impulsion
 Réalisés avec des bascules
 Peuvent être
 Pré - chargeables (remplis à la main)
 Synchrones
(toutes sorties valides en même temps)
 Asynchrones
(des effets transitoires sont présents)

Département Informatique 34
Décompteur modulo 8

 Synchrone ou non ?

Département Informatique 35
Décompteur modulo 8 (2)

Département Informatique 36
Décompteur modulo 8 (3)

 Dans la réalité…
Décalages dus à un système asynchrone

Département Informatique 37
Compteur modulo 4 synchrone

Département Informatique 38
Générateur pseudo - aléatoire
 « Rappel » mathématique :
 un polynôme primitif de degré n génère 2n-1 valeurs
différentes
 La valeur 0 bloque le générateur
Ordre Polynôme Période Ordre Polynôme Période
29 536
1 1+x 1 29 1+x +x 2 29
870 911
2 147
3 1+x+x 3 7 31 1+x +x 3 31
483 647
4 1 + x + x4 15 33 1 + x13 + x33 8 mégas
6 972 x6972593 + 102 098 959
5 1 + x2+ x5 31
593 x3037958 + 1 (©1993)
Département Informatique 39
Générateur aléatoire
Premier modèle (Gallois)
 L’entrée d’une bascule est
 La sortie de la précédente
 la somme modulo 2 (XOR) de la précédente
et de la dernière bascule

1 +1*X +0*X2 +X3

Département Informatique 40
Générateur aléatoire
Second modèle (Fibonacci)
 L’entrée de la première bascule est la
somme modulo 2 (XOR) de certaines
bascules

1*X4 +0*X3 +0*X2 +1*X +1

Département Informatique 41
Contenu du cours
 Logique combinatoire
 Comparateur
 Additionneur
 Décodeur
 Multiplexeur
 UAL
 Logique séquentielle
 Bascules
 Compteurs
 Registres

Département Informatique 42
Les registres à décalage

 Circuits logiques synchrones

 Composés de bascules en série
 Mémorise un mot binaire
 Permet des décalages

Mot original 0 1 0 1
Décalage à gauche (x2) 1 0 1 0
Décalage à droite (/2) 0 0 1 0

Département Informatique 43
Registres à décalage (2)

 Ex : Décalage à droite

 Mémoire coûteuse et peu pratique

(1 porte pour chaque bit, n broches par
mot mémoire)
Département Informatique 44