Cours 3 Circuits Logiques

Circuits logiques
Eric Cariou
Universit de Pau et des Pays de l'Adour
Dpartement Informatique
Eric.Cariou@univ-pau.fr
1
Circuit logique
Circuit lectronique ralisant une ou plusieurs

fonctions logiques
Un circuit logique est compos
D'un ensemble de portes logiques
De circuits logiques
Le tout interconnects entre eux
2 types de circuits logiques
Circuits combinatoires : S = f(E)
Circuits squentiels : notion d'tat et de mmoire

2
Circuits Logiques
(1) Circuits Combinatoires
Circuit combinatoire
Sj= f(Ei)
Les sorties Sj sont fonctions uniquement de la valeur

des entres Ei
Un circuit combinatoire est dfini par une ou

plusieurs fonctions logiques
Dfinition de la valeur des sorties en fonction des

entres du circuit
Algbre de Boole et les fonctions logiques sont donc

le support thorique des circuits combinatoires
Un circuit se reprsente par un logigramme

4
Portes logiques
Une porte logique
Circuit combinatoire de base
Ralisant une opration logique de base
Exemple : OU, ET, NON, correspondant aux oprateurs

de l'algbre de Boole
Une porte possde
Une table de vrit et/ou une expression logique

dfinissant son rsultat en fonction de son/ses entre(s)
Un symbole graphique
5
Porte NON
Porte NON (NOT)
1 entre, 1 sortie
NON a est not a
_
a|a
+
0|1
1|0
Porte ET
Porte ET (AND)
2 entres, 1 sortie
a ET b est not a.b ou ab ou a^b
ab|a.b
+
00|0
01|0
10|0
11|1
7
Porte OU
Porte OU (OR)
2 entres, 1 sortie
a OU b est not a + b ou avb
ab|a+b
+
00|0
01|1
10|1
11|1
8
Porte OU exclusif
Porte OU-exclusif (XOR)
2 entres, 1 sortie
a OU-exclusif b est not a b
ab|ab
+
00|0
01|1
10|1
11|0
Porte NON ET
Porte NON ET (NAND)
2 entres, 1 sortie
a NAND b est not a.b
ab|
a.b
+
00|1
01|1
10|1
11|0
10
Porte NON OU
Porte NON OU (NOR)
2 entres, 1 sortie
a NOR b est not a+b
ab|
a+b
+
00|1
01|0
10|0
11|0
11
Autres portes
Pour chaque porte 2 entres
Variantes 3, 4, ... entres (mais toujours une seule

sortie)
Gnralisation de la fonction logique de base plus

de 2 variables en entre
Le symbole graphique utilis est identique mais avec

plus de 2 entres
Exemples
Porte ET 3 entres a, b et c a pour expression

logique : abc
Porte NOR 4 entres a, b, c et d a pour expression

logique : a+b+c+d
12
Synthse d'un circuit logique
A partir d'une fonction logique
Trouver le logigramme correspondant cette fonction
Principe
Simplifier la fonction logique avec 2 mthodes
La mthode algbrique (algbre de Boole)
La mthode des tableaux de Karnaugh
En dduire le logigramme correspondant
13
Analyse de circuit logique
A partir du logigramme d'un circuit
Trouver sa fonction logique
Principe
Donner l'expression des sorties de chaque

porte/composant en fonction des valeurs de ses entres
En dduire au final la (ou les) fonction(s) logique(s) du

circuit
On peut ensuite
Dterminer la table de vrit du circuit
Simplifier la fonction logique l'aide des proprits de

14
l'algbre de Boole ou les tableaux de Karnaugh
Exemple d'analyse de circuit
Exemple de circuit logique
3 entres, 1 sortie
Compos uniquement de portes logiques
15
Quelle est la fonction logique de ce circuit ?
A partir de son logigramme
fa , b, c=ab.b.c
Aprs simplification
fa , b,c=abc
En nombre de portes minimales
fa , b , c=acb
16
Table de vrit de l'exemple

abc|a+b=x|b|b.c=y|x.y|x.y
+++++
000|0|1|0|0|1
001|0|1|1|0|1
010|1|0|0|0|1
011|1|0|0|0|1
100|1|1|0|0|1
101|1|1|1|1|0
110|1|0|0|0|1
111|1|0|0|0|1
17
Table de vrit de la fonction simplifie

abc|a|c|a+b+c
+++
000|1|1|1
001|1|0|1
010|1|1|1
011|1|0|1
100|0|1|1
101|0|0|0
110|0|1|1
111|0|0|1
On trouve les mmes valeurs dans les 2 tables
Les fonctions sont bien gales
18
Exemple de synthse de circuit
Soit la fonction
fa , b ,c=abca bca bca b c
Aprs simplification, on obtient

fa , b , c=acb c
19
Additionneur demi-bit
Exemple de circuit : un additionneur demi-bit
Ralise l'addition de 2 nombres cods chacun sur 1 bit
Doit pouvoir grer l'ventuel dbordement
Table de vrit du circuit avec :
S : la somme des 2 bits
R : la retenue
|x|y|S|R|
+++++
|0|0|0|0|
|0|1|1|0|
|1|0|1|0|
|1|1|0|1|
Note : on parle de demi-bit car ne prend pas en

compte une retenue en entre (voir suite)
20
Fonctions logiques de S et R
S=x yx y=x y
R=xy
21
Additionneur n bits
Fait une somme de 2 bits
Additionneur n bits
Fait l'addition de 2 nombres de n bits
Deux ralisations possibles
Concevoir entirement l'additionneur partir de rien
Concevoir l'additionneur en rutilisant d'autres composants :

des additionneurs 1 bit
22
Additionneur n bits
Additionneur n bits
Si on veut le construire partir de n additionneurs 1 bit
Doit prendre en compte les retenues intermdiaires gnres

et leur propagation
1> retenue gnre par l'addition des chiffres
010prcdents additionner en plus aux 2 chiffres
+111
1001
Additionneur demi-bit prcdent
Insuffisant : prend seulement 2 bits en entre, pas la retenue
On parlait donc de demi-additionneur
Additionneur qui prend en compte une retenue en entre :

additionneur 1 bit complet
23
Additionneur 1 bit complet
Entres : bits x, y et retenue R0
Sorties : rsultat S et retenue R1
2 ides pour dfinir l'additionneur 1 bit complet
Dterminer la table de vrit de {S, R1} = f(x,y,R0)
On obtient un nouveau circuit, plus complexe
Utiliser le demi-additionneur vu prcedemment
On rutilise le circuit dj dfini

24
En rutilisant le demi-additionneur
Le calcul de S se fait via 2 additions
x + y = z et S = z + R0
Chaque addition est effectue par un demi-additionneur
La retenue finale R1 est le OU des 2 retenues gnres par les 2 additions
Si la premire addition gnre une retenue : on aura forcment une retenue au final
Si la seconde addition gnre une retenue : on aura aussi

une retenue au final
Donc on fait le OU des 2 retenues

25
S : rsultat de l'addition des bits a et b et de la

retenue R0
R1 : retenue gnre
26
Additionneur n bits
Exemple pour additionneur 4 bits
On enchane en srie 4 additionneurs 1 bit complet
Le rsultat est connu aprs propagation des valeurs

calcules le long de tout le circuit
C = A + B, en prcision 4 bits. R : retenue globale
27
Ensembles complets de fonctions

logiques de base
Dans les exemples prcdents
On a construit des circuits avec n'importe quelles

portes : ET, OU, NON, NAND, NOR, XOR ...
Il existe des ensembles complets de portes

(fonctions logiques de base)
Les portes d'un ensemble complet permettent de

raliser n'importe quel circuit (fonction logique)
Peut tre utile pour limiter le cot d'un circuit
Le nombre de transistors utiliss pour raliser une porte

peut varier du simple au double selon les portes
28

logiques de base
3 ensembles complets de fonctions
{ET, OU, NON}
{NOR}
{NAND}
Pour prouver que ces ensembles sont complets
Montrer qu'on peut spcifier toutes les fonctions de

base partir des fonctions d'un ensemble
29

logiques de base
Ensembles complets minimaux : contenant le

moins d'lments
{ET, OU, NON} : pas minimal car
ab=a . b : OU se dfinit avec ET et NON

a . b=ab : ET se dfinit avec OU et NON
{ET, NON} et {OU, NON} sont 2 ensembles

complets mais on ne peut pas les simplifier plus
30

logiques de base
Au final : 2 ensembles complets minimaux
{NAND} et {NOR}
Preuve pour NAND
On doit pouvoir dfinir partir d'un NAND :
a=a.a
NON : NON(a) = NAND(a,a)
OU : OU(a,b) = NAND(NAND(a,a),NAND(b,b))
ab=a.a. b.b
ET : ET(a,b) = NAND(NAND(a,b),NAND(a,b))
a.b=a.b. a.b
NOR, XOR : combinaisons de NON, ET et OU donc peut
s'exprimer avec des NAND
31
Simplification des fonctions/circuits
Pour une fonction logique, pour une question de

lisibilit, on prfre la version
Avec les termes les plus simples
Relis par le moins d'oprateurs
En pratique, lors de la ralisation du circuit
Ca ne sera pas forcment la version la moins coteuse

en terme d'lments lectroniques (transistors)
Une porte NAND ou NOR est moins coteuse en

transistors qu'une porte OU ou ET
32
Simplification des fonctions/circuits
Pour un circuit logique, on cherchera donc

le raliser avec des portes NAND ou NOR
Permet de diminuer le nombre total de transistors
Permet de ne pas multiplier le nombre de portes

diffrentes utiliser
Exemple : demi-additionneur 1 bit

Sx, y=x yx y et R=xy
On va exprimer R et S avec des NAND
On utilise galement des NON pour simplifier

33
Demi-additionneur avec NAND
Pour transformer R et S, on passe par

l'involution
Sx , y=x yx y
S(x,y)=x yx y=x y x y
R=xy=xy=xy
34
Table de vrit -> circuit en portes

NAND
Mthode pour passer de la table de vrit au

circuit ralis avec des NAND (et des ET)
2 couches de portes NAND
Premire couche :
Pour chaque valeur de f(Xi) gale 1
On fait un NAND de tous les Xi en prenant Xi si Xi =1 ou

Xi si Xi =0
Deuxime couche : on fait un NAND de toutes les

sorties des NAND de la premire couche
Ncessite des portes NAND a plus de 2 entres

35
Table de vrit -> circuit en portes

NAND
Exemple : avec additionneur complet 1 bit
R0xy|S|R1|
+++
000|0|0|
001|1|0|
010|1|0|
011|0|1|
100|1|0|
101|0|1|
110|0|1|
111|1|1|
Avantage de la mthode : construction systmatique
Inconvnient : pas toujours optimal en nb de portes 36
Logique 3 tats
Algbre de Boole et circuits logiques : logique 2

tats
Etat 0 (tat faux ou tat physique courant

lectrique nul )
Etat 1 (tat vrai ou tat physique courant

lectrique non nul )
Logique 3 tats
Extension de la logique 2 tats avec un troisime

tat : tat indfini
Utilit principale : activer ou dsactiver des parties d'un

circuit lies aux mmes sorties ou lments
37
Logique 3 tats
Une porte, un lment de circuit de logique 3

tats possde une entre supplmentaire
E : Enable
Si E = 1, alors les sorties de cette porte/lment sont actives et

ont une valeur de 0 ou 1
Si E = 0, alors les sorties ne sont pas actives et n'ont pas de

signification, comme si les sorties taient dconnectes
E : variante complmente
Activ 0 et dsactiv 1
On peut connecter deux sorties ensemble, seule celle

qui est active positionnera la valeur (0 ou 1) du
conducteur connectant ces deux sorties
Multiplexage (voir suite)
38
Logique 3 tats
Exemples de portes/composants de logique 3 tats
(1)
(3)
Portes (1) et (2)
(2)
Elments les plus simples : active ou dsactive la sortie o

selon la valeur de E
Pour (1) : si E = 1 alors o = i, si E = 0, alors o = ? (indfini)
Pour (2) : si E = 0 alors o = i, si E = 1, alors o = ? (indfini)
Porte (3) : active les 4 sorties en fonction de E
Si E = 1, alors chaque ox = ix pour tous les x, sinon tous les

39
ox sont indfinis
Logique 3 tats
Exemple de circuit
Selon la valeur de x, S correspond la sortie d'une des 2

portes
Si x = 0 alors
Si x = 1 alors
S=a b
S=ab=a b
40
Circuits logiques de base
Dans beaucoup de circuits, on retrouvera

certaines fonctionnalits/composants logiques
Additionneur 1 bit complet et additionneur n bits
Multiplexeur : une des X entres vers 1 sortie
Dmultiplexeur : 1 entre vers une des X sorties
Dcodeur : active une des X sorties selon un code

en entre
Codeur : pour 1 entre active, fournit un code
Transcodeur : pour un code A fournit un code B

41
Multiplexeur
X entres et 1 sortie
Selon une adresse, la sortie prend la valeur

d'une des X entres
Circuit combinatoire avec
Une sortie K
Une adresse code sur n bits
2n entres kx
42
Multiplexeur 4 entres
4 entres, adresse sur 2 bits : a et b
Table de vrit
|a|b|K|
++++
|0|0|k0|
|0|1|k1|
|1|0|k2|
|1|1|K3|
Ka , b=k a bk a bk a bk a b
0
1
2
3
D'autres choix de multiplexage sont possibles
43
Logigramme et symbole pour le multiplexeur

4 entres
44
Variante avec logique 3 tats

Selon la valeur de a et b,
on ne redirige qu'un des
quatre kx vers K
45
Dmultiplexeur
1 entre, X sorties
Selon une adresse, une des X sorties prend

la valeur de l'entre
Circuit combinatoire avec
2n sorties kx
1 entre K
Une adresse code sur n bits
46
Dmultiplexeur 4 sorties
4 sorties, adresse sur 2 bits : a et b
Valeurs des kx sorties selon a et b

|a|b|k0|k1|k2|k3|
+++++++
|0|0|K|0|0|0|
|0|1|0|K|0|0|
|1|0|0|0|K|0|
|1|1|0|0|0|K|
k0=a b K
k2=a bK
k1=a b K
k3=a bK
47
Dmultiplexeur 4 sorties
Logigramme et symbole pour le dmultiplexeur

4 sorties
48
Codeur
Active un code selon l'une des X entres actives
2n (en gnral) entres
1 entre active (valeur 1)
Les autres sont toutes dsactives (valeur 0)
Code en sortie : sur n bits
Exemple classique de codeur
Numrotation de 0 2n -1 des entres
Le code reprsente le numro de l'entre cod en

binaire
49
Codeur sur 3 bits
3 bits Sx en sortie et 8 entres Ey

E0E1E2E3E4E5E6E7|S0S1S2
+
1|000
1|100
1|010
1|110
1|001
1|101
1|011
1|111
50
Dcodeur
Active une des X sorties selon un code
Code : sur n bits
Nombre de sorties : 2n (en gnral)
Exemple classique de dcodeur
Numrotation de 0 2n -1 des sorties
Le code reprsente le numro cod en binaire de

la sortie activer
51
Dcodeur sur 3 bits
3 bits Sx : 8 sorties Ey
S2S1S0|E0E1E2E3E4E5E6E7
+
000|1
001|1
010|1
011|1
100|1
101|1
110|1
111|1
52
Transcodeur
Fait correspondre un code A en entre sur n

lignes un code B en sortie sur m lignes
Exemple avec n = 3 et m = 5
a2a1a0|b4b3b2b1b0
+
000|10010
001|01001
010|10100
011|01010
100|00101
101|10010
110|01001
111|10100
53
Circuits Logiques
(2) Circuits Squentiels
54
Circuits squentiels
Circuits combinatoires
Les sorties ne dpendent que des valeurs des entres
Circuits squentiels
Ajout des notions d'tat et de mmoire
Ajout de la notion de temps (horloge)
55
Circuits squentiels
Les valeurs de sorties du circuit dpendent
Des valeurs en entre
De valeurs calcules prcdemment
De l'tat dans lequel on se trouve
Thories utilises pour tudier/spcifier les

diffrents types de circuits
Circuits combinatoires : algbre de Boole
Circuits squentiels : thorie des automates finis
56
Automate fini
Un automate fini possde un nombre fini d'tats
Il est caractris, pour un couple d'instants

(t, t+1), par
Sa rponse S
Son entre E
Son tat Q
57
Automate fini
3 faons de dterminer un automate
Fonctions de transfert
S(t+1) = f( Q(t), E(t) ) : sortie t+1 dpend des entres

et tats t
Q(t+1) = g ( Q(t), E(t) ) : tat t+1 dpend des entres

et tats t
Tables de transition : tables des fonctions f et g
Valeurs de Q(t+1) et S(t+1) pour chaque combinaison

de valeurs de E(t) et Q(t)
Diagrammes d'tats ou de transitions

58
Exemple d'automate fini
Mmoire binaire : stocke 1 bit
1 entre
Si 0, on mmorise la valeur 0
Si 1, on mmorise la valeur 1
2 tats : valeur 0 ou valeur 1
Principe
A t on est dans un tat X, t+1, on passe dans

un tat Y selon la valeur de l'entre t
La sortie S t+1 prend la valeur de l'tat t

59
Fonctions de transfert
S(t+1) = Q(t) : la sortie t +1 est gale l'tat t
Q(t+1) = E(t) : l'tat t +1 est gal l'entre

passe l'tat t
Tables de transitions : valeurs de Q(t+1) et S

(t+1) en fonction de E(t) et Q(t)
\E(T)|01\E(t)|01
Q(t)+Q(t)+
0|000|01
1|111|01
S(t+1)Q(t+1)
60
Diagramme d'tats/transitions
61
Caractristiques lectriques et
temporelles
D'un point de vue lectrique et idal
Un 0 correspond 0 volt (parfois -Vm volts)
Un 1 correspond +Vm volts
En pratique
2 niveaux : niveau haut Vh et niveau bas Vb

0 < Vb < Vh < Vm
Pour un voltage v
0 < v < Vb : reprsente un 0
Vh < v < Vm : reprsente un 1
Vb < v < Vh : indfini
62
Caractristiques lectriques et
temporelles
Changement de valeur (0 -> 1 ou 1 -> 0)
Idalement : instantan
En pratique : prend un certain temps, dlai de

monte (0 -> 1) et de descente (1 -> 0)
Passage d'un signal au travers d'une porte
Idalement : instantan
En pratique : prend un certain temps
Dlai de propagation
63
Dlais
Exemple : traverse d'une porte NON
E = 1 puis passe 0, S = E
64
Dlais
Voltages
Vm : voltage correspondant au 1 idal
Vh : voltage haut, minimum pour avoir un 1
Vb : voltage bas, maximum pour avoir un 0
Dlais
td : temps de descente, passage de 0 1 (voltage de Vh Vb)
tm : temps de monte, passage de 0 1 (voltage de Vb Vh)
tp : temps de propagation dans la porte (pris la moyenne de

Vh et Vb)
65
Dlais
Si temps de monte ou de descente trop long
On reste relativement longtemps entre Vb et Vh :

tat indfini
La sortie oscille alors entre 0 et 1
66
Contraintes temporelles des circuits
Un circuit est form de plusieurs portes
Chemin critique : chemin le plus long pour la

propagation des signaux travers le circuit
Dtermine le temps total de propagation des signaux

travers tout le circuit
Temps minimal attendre pour avoir une sortie valide
Intuitivement : chemin passant par le plus grand

nombre de portes
Mais dpend aussi du temps de propagation de chaque type

de porte
67
Horloge
A cause de tous les dlais (monte, descente,

propagation)
Ide : on ne lit ses valeurs qu' des instants prcis

et des intervalles rguliers
Un signal n'est pas dans un tat valide en permanence
Instants donns par une horloge
Horloge
Indispensable aussi dans le cas des circuits squentiels synchrones pour savoir quand on passe de t t +1
68
Horloge
Horloge
Signal priodique
1 demi-priode 0, l'autre 1
Dbut d'une nouvelle priode : instant ti
Pour exemple
prcdent du NON
Instant t1 : E = 1, S = 0
Instant t2 : E = 0, S = 1
CLK = Clock =
signal d'horloge
69
Mmoire sur 1 bit
Circuit squentiel basique : mmoire sur 1 bit
Possde une variable binaire code sur 1 bit
Sa valeur est conserve ou modifiable dans le

temps
Mmoires 1 bit peuvent tre ralises avec

des bascules
70
Bistable et bascule
Bistable : 2 tats stables dans le temps
Principe gnral d'une bistable : 2 portes non

(inverseurs) en opposition
Bascule : composant qui met en oeuvre une bistable
Possibilit de passer d'un tat l'autre, de changer

l'tat mmoris
Plusieurs faons de grer et changer l'tat
Plusieurs types de bascules : RS, D, JK ...
71
Bascule RS
Entre/sorties
2 entres : R et S
1 sortie Q qui correspond l'tat stock
Principe : la valeur de Q t+1 dpend de R,

S et de la valeur de Q t
R = reset : remise 0 de Q
S = set : mise 1 de Q
S=1 et R=0 : Q mis 1

S=0 et R=1 : Q mis 0
S=0 et R=0 : Q garde sa valeur, maintien
S=1 et R=1 : Q indtermin
72
Bascule RS
Table de vrit/transition du circuit et son tableau de

Karnaugh
QRS|Q+
+
000|0\RS
001|1Q\00|01|11|10|
010|0+++++
011|X0|0|1|X|0|
100|1+++++
101|11|1|1|X|0|
110|0+++++
111|X
Q+=SQ R
Q+ : valeur de Q l'instant suivant
Dans tableau : X = valeur non connue mais sans

influence, on peut regrouper dans les blocs 1
73
Bascule RS
Tables de vrit/transition drives

RS|Q+Q>Q+|R|S
+++
00|Q00|X|0
01|111|0|X
10|001|0|1
11|X10|1|0
Logigramme de la bascule RS, avec des

portes NOR
74
3 types de bascules
Bascule asynchrone
Sorties recalcules chaque changement des valeurs en entre
Plus prcisement : recalcules en permanence
Exemple : la bascule RS prcdente
Bascule synchrone
Sorties recalcules en fonction d'un signal d'horloge en entre
Ncessite une entre de contrle pour ce signal d'horloge
2 modes
Sur niveau (dit latch )
Recalcule les sorties et l'tat quand le signal d'horloge est 1

Sur front (dit flip-flop )
Recalcule au moment o le signal d'horloge change de valeur

Front montant : passage de 0 1
Front descendant : passage de 1 0
Note : on utilise en gnral un signal d'horloge sur l'entre de

75
contrle, mais n'importe quel signal peut tre utilis en pratique
3 types de bascules
Dtermination du temps suivant (passage de t

t + 1) selon le type de bascule
Asynchrone
Synchrone sur niveau
Quand le niveau (1 en gnral, mais 0 aussi) est atteint
Synchrone sur front
Quand les entres changent et la sortie est recalcule
Au moment du passage de 0 1 ou de 1 0 selon le type de

front utilis par la bascule
Dans tous les cas
Quand on recalcule, les valeurs prises pour l'tat et les entres

sont celles juste avant de passer t + 1, quand on est encore t
76
Bascule D latch
D = delay
2 entres
D : la valeur en entre
C : entre de contrle, gnralement un signal d'horloge
1 sortie Q
Q = D si C = 1
+
Q = Q si C = 0
Si C est un signal d'horloge
Retarde le signal en entre D d'une priode d'horloge

77
Bascule D latch
Table de vrit de la bascule D

DCQ|Q+
Q+=DCQ C
+
000|0
001|1
010|0 Versions condenses :
011|0
100|0(C=1)D|Q+C|Q+
101|1++
110|10|00|Q
111|11|11|D
78
Bascule D latch
Ralisation d'une bascule D partir d'une bascule RS
S = CD et R = CD
Pour S
Pour bascule D, Q+ = 1 si C = 1 et D = 1
Pour bascule RS, Q+ = 1 si S = 1 et R = 0
Pour R
Pour bascule D, Q+ = 0 si C = 1 et D = 0
Pour bascule RS, Q+ = 0 si S = 0 et R = 1
Avec S = CD et R = CD, tout est cohrent
Et le maintien Q += Q de la bascule D lorsque C=0 est

cohrent avec le maintien de la RS : R=S=0
79
Bascule D latch
Logigramme de la bascule D latch
80
Bascule D flip-flop
Bascule D flip-flop
Variante de la D latch
Passage t + 1 quand front montant de l'horloge
En pratique, la D latch fonctionne de la mme faon
Exemple de chronogramme avec D = 0110100 et Q(0) = 0
81
Bascule JK asynchrone
JK = rien de particulier , variante de RS
Comme pour RS mais ajoute le cas de R=S=1
Si J = K = 1 alors Q+ = Q
JKQ|Q+
Q+=J QK Q
+
000|0\JK
001|1Q\00|01|11|10|JK|Q+
010|0++++++
011|00|0|0|1|1|00|Q
100|1+++++01|0
101|11|1|0|0|1|10|1
110|1+++++11|Q
111|0
82
Reprsentation des diffrents

types de bascule
Bascule asynchrone
Pas d'entre CLK ou de contrle
Bascule synchrone
Entre CLK
Synchrone sur front : rajoute un triangle sur l'entre

de contrle
Si rond inverseur
Bascule latch
Modifie la sortie quand valeur d'horloge 0 (1 par dfaut)
Bascule flip-flop
Actif sur front descendant (montant par dfaut)
83
Reprsentation des diffrents

types de bascule
De gauche droite
Bascule RS asynchrone
Bascule D latch sur niveau 1
Bascule D flip-flop sur front montant
Bascule D latch sur niveau 0
Bascule D flip-flop sur front descendant
84
Utilisation des bascules
Utilisation des bascules pour crer des circuits

ayant un tat
Compteurs
Registres
Mmorisation d'un mot mmoire, dcalage vers la

droite/gauche du mot ...
Mmoires (voir le cours sur les mmoires)
Exemple : compteur cyclique sur 3 bits
Valeur en dcimal sur 3 bits
Incrmentation de +1 chaque priode d'horloge
Repasse 0 aprs 7
85
Compteur 3 bits
Utilisation de 3 bascules D
Principe
Chaque bascule prend en entre D un signal d'horloge
Fournit en sortie un signal d'horloge de frquence divise par 2
En mettant en srie les 3 bascules
3 signaux d'horloge 3 frquences diffrentes
Reprsente les combinaisons de bits pour les valeurs de 0 7
86
Compteur 3 bits
Chronogramme du compteur 3 bits
Version idale, ne prend pas en compte les temps de

propagation travers les bascules (voir TD/TP)
87
Registre
Registre : mot mmoire de X bits
Composant utilis en interne dans un processeur

pour stocker des valeurs lors de l'excution d'un
programme par ce processeur
Exemple : registre 4 bits
4 bascules D stockent les 4 bits
4 bits Ix en entre pour crire le mot
4 bits Ox en sortie pour rcuprer la valeur du mot
Une entre L (pour load ) prcise si on conserve

la valeur du mot stock (valeur 0) ou crit le mot
avec les 4 bits en entre (valeur 1)
88
Registre 4 bits
Selon la valeur de L, chaque front montant de l'horloge, les

sorties des multiplexeurs prennent les valeurs ix ou
reprennent les valeurs dj stockes par les bascules
89
Circuits synchrone et asynchrone
Circuit synchrone
Tous les lments/composants du circuit devant tre

synchroniss le sont avec le mme signal d'horloge
Circuit asynchrone
Tous les lments/composants du circuit devant tre

synchroniss ne le sont pas avec le mme signal
d'horloge
90
Circuits synchrone et asynchrone
Exemple du compteur 3 bits
Circuit est asynchrone car plusieurs signaux

d'horloges diffrents utiliss par les bascules
Chaque bascule calcule donc sa sortie des

moments diffrents
Mme si certains sont communs plusieurs bascules
Les bascules D utilises sont des bascules synchrones flipflop mais le circuit lui est bien asynchrone
Exemple du registre 4 bits
Synchrone car les 4 bascules D flip-flop utilisent

toutes les 4 le mme signal d'horloge
91

Cours 3 Circuits Logiques

Transféré par

Informations du document

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Cours 3 Circuits Logiques

Transféré par

Droits d'auteur :

Formats disponibles

Circuits logiques

Circuit lectronique ralisant une ou plusieurs

Un circuit logique est compos

D'un ensemble de portes logiques

Le tout interconnects entre eux

2 types de circuits logiques

Circuits combinatoires : S = f(E)

Circuits squentiels : notion d'tat et de mmoire

Les sorties Sj sont fonctions uniquement de la valeur

Un circuit combinatoire est dfini par une ou

Dfinition de la valeur des sorties en fonction des

Algbre de Boole et les fonctions logiques sont donc

Un circuit se reprsente par un logigramme

Une porte logique

Circuit combinatoire de base

Ralisant une opration logique de base

Exemple : OU, ET, NON, correspondant aux oprateurs

Une porte possde

Une table de vrit et/ou une expression logique

Porte NON (NOT)

NON a est not a

a ET b est not a.b ou ab ou a^b

a OU b est not a + b ou avb

Porte OU-exclusif (XOR)

a OU-exclusif b est not a b

Porte NON ET (NAND)

a NAND b est not a.b

Porte NON OU (NOR)

a NOR b est not a+b

Pour chaque porte 2 entres

Variantes 3, 4, ... entres (mais toujours une seule

Gnralisation de la fonction logique de base plus

Le symbole graphique utilis est identique mais avec

Porte ET 3 entres a, b et c a pour expression

Porte NOR 4 entres a, b, c et d a pour expression

Synthse d'un circuit logique

A partir d'une fonction logique

Trouver le logigramme correspondant cette fonction

Simplifier la fonction logique avec 2 mthodes

La mthode algbrique (algbre de Boole)

La mthode des tableaux de Karnaugh

En dduire le logigramme correspondant

Analyse de circuit logique

A partir du logigramme d'un circuit

Trouver sa fonction logique

Donner l'expression des sorties de chaque

En dduire au final la (ou les) fonction(s) logique(s) du

Dterminer la table de vrit du circuit

Simplifier la fonction logique l'aide des proprits de

Exemple d'analyse de circuit

Exemple de circuit logique

Compos uniquement de portes logiques

Exemple d'analyse de circuit

Quelle est la fonction logique de ce circuit ?

A partir de son logigramme

En nombre de portes minimales

Exemple d'analyse de circuit

Table de vrit de l'exemple

Exemple d'analyse de circuit

Table de vrit de la fonction simplifie

On trouve les mmes valeurs dans les 2 tables

Les fonctions sont bien gales

Exemple de synthse de circuit

Aprs simplification, on obtient