15/04/2021

Compte Rendu TP 1 :

Initiation aux fonctions logiques

I. Etude des fonctions logiques de base
1. Le fonctionnement des différents potes disponible sur le simulateur logiques :

Fonction Code Symbole Schéma Entre (E) Tableau

pratique sortie (S) logique
« INV » 4069.IEC U2:A E =1=a a S
S=ā 0 1
1
1 2

1 0
4069

« OR » 4071.IEC U2:A E=1=a a b S

1
E=2=b 0 0 0
2 1 3
S=a+b 0 1 1
4071
1 0 1
1 1 1
« AND » 4081.IEC 1
U1:A E=1=a a b S
2 & 3

4081
E=2=b 0 0 0
S=a.b 0 1 0
1 0 0
1 1 1
« NOR » 4001.IEC U2:A E=1=a a b S
1
3 E=2=b 0 0 1
2 1
S= a+b 0 1 0
4001
1 0 0
1 1 0
« NAND » 4011.IEC U3:A E=1=a a b S
1

& 3 E=2=b 0 0 1
2
S= a.b 0 1 1
4011
1 0 1
1 1 0
« XOR » 4030.IEC U4:A E=1= a a b S
1

=1 3 E=2=b 0 0 1
2

4030
S= a+b = 0 1 1
a.b+a. b 1 0 1
1 1 0
« NXOR » 4077.IEC U5:A E=1=a a b S
1

2 =1
3 E=2=b 0 0 1
4077 S= a+b 0 1 0
=a.b+a.b 1 0 0
1 1 1

Entre LOGICSTATE.IEC

SARRA BESAYADIA 1
 15/04/2021

Sortie LOGICPROB(BIC)

2. Le théorème de Morgan
a. a+b=a.b

a b S1 S2
U2:A 0 0 1 1
1
0 3
2 1 1
4001
0 1 0 0
0
U3:A
U1:A
1
1 2
1

& 3
1
1 0 0 0
4069 2

4081
U3:B
3
1 4
1 1 0 0
4069

b. a.b= a+b

a b S1 S2
0 0 1 1
U2:A
1
0
2 & 3
1
4011
0 1 1 1
1
U3:A
U4:A
1
1 2
1
1 0 1 1
4069 2 1 3
1
4071
U3:B
1 1 0 0
3
1 4

4069

 a.a=ā

U2:B
5
0
6 & 4
1
4011

 a+a=ā

U5:C
8
0 10
9 1 1
4001

II. Réalisation de quelques circuits

3. Réalisation d’une porte « AND »

SARRA BESAYADIA 2
 15/04/2021

a.a=ā
U2:B
5
0
6 & 4
1
4011

a+a=ā
U5:C
8
0 10
9 1 1
4001

a. avec des portes « NOR »

U5:B
5 U5:A
1 4 1
6 1 3
2 1 1
4001
4001
U5:C
8
1 10
9 1
4001

b. avec des portes « NAND »

U1:A
1 U1:B
1
& 3 5

1 2
6 & 4
1
4011
4011

 Réalisation d’une porte « OR » avec une porte « NAND »

4. Réalisation d’un indicateur d’égalité de deux nombres d’un bit :

Table de vérité D’après la 1 ère forme canonique : La fonction logique utilise :

A B X
0 1 1

SARRA BESAYADIA 3
 15/04/2021

0 1 0
1 0 0
1 1 1

5. La variable de sortie x :

D’après la 1 ère forme canonique :

Le circuit logique à l’aide de porte « NAND » :

III. Table de Karnaugh :

L’équation logique simplifiée à partir de la table de Karnaugh :

Schéma de la sortie S :

SARRA BESAYADIA 4
 15/04/2021

IV. Réalisation d’un additionneur de deux nombres binaires à deux

bites :
6. Addition de deux nombres à un bit :
B0 A0 S R
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1

7. Addition de deux nombres à deux bits :

Ri-1 Bi Ai S Ri
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
V.Réalisation
0 1
d’un
1 0
comparateur
1
de deux nombres
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
binaires :
 S=1 si A>B

00 01 11 10
00 0 1 1 1
01 0 0 1 1
11 0 0 0 0
10 0 0 1 0

 E=1 si A=B

00 01 11 10
00 1 0 0 0
01 0 1 0 0
11 0 0 1 0
10 0 0 0 1

 I=1 si A<B

00 01 11 10
00 0 0 0 0
01 1 0 0 0
11 1 1 0 0
10 1 1 0 0

SARRA BESAYADIA 5