But de manipulation

L’objectif de ce TP est de :
 Concevoir et programmer des circuits combinatoires simples en utilisant l’éditeur de texte
 Compiler, simuler et vérifier les circuits combinatoires avec logiciel MAX+PLUS II Software

Manipulation

1. Portes logiques

 Premièrement on va écrit un code VHDL correspondant aux différentes portes logiques

 Deuxièmement on compile les différents codes et on corrige les erreurs si elles existent

Porte logique Or :
Table de vérité
A B S=A+B
0 0 0
0 1 1
1 0 1
Le programme 1 1 1

Le chronogramme

1
Porte logique And :
Table de vérité

A B S=A.B
0 0 0
0 1 0
1 0 0
1 1 1
Le programme

Le chronogramme

Porte Nand :
Table de vérité
A B S= A . B
0 0 1
0 1 1
1 0 1
1 1 0
Le programme

2
 Le chronogramme

Porte Nor :
Table de vérité
A B S= A+ B
0 0 1
0 1 0
1 0 0
1 1 0

Le programme

Le chronogramme

Porte Xor :
Table de vérité

A B S= A . B+ A . B
0 0 0
0 1 1
1 0 1
3
 1 1 0

Le programme

Le chronogramme

Porte Not
Table de vérité

A B S= A S= B
0 0 1 1
0 1 1 0
1 0 0 1
1 1 0 0

Le programme

4
 Le chronogramme

2. Multiplexeur 4 vers 1 en portes logiques :

Un multiplexeur est un sélectionneur d’entrées : en fonction de la valeur placée sur les entrées de
sélection, il choisit l’entrée de données à répercuter à la sortie, dans cette manipulation on a
choisit un multiplexeur de quatre entrée et une seule sortie
 On écrit un code VHDL d’un mux4to1 avec les portes logiques avec les entrées sont y0, y1,
y2 et y3 sont de type std_logic, de même que la sortie Q

Table de vérité

A B Y0 Y1 Y2 Y3 Q
0 0 1 0 0 0 Y0
0 1 0 1 0 0 Y1
1 0 0 0 1 0 Y2
1 1 0 0 0 1 Y3
Les équations de sorties :
S= ( A 0∗A 1∗E 0 ) + ( A 1∗A 0∗E 1 ) + ( A 1∗A 0∗E 2 )+( A 1∗A 0∗E 3)
Le programme

Le chronogramme

5
 3. Ecodeur 8 vers 3 :
Table de vérité

E7 E6 E5 E4 E3 E2 E1 E0 S2 S1 S0
0 0 0 0 0 0 0 1 0 0 0
0 0 0 0 0 0 1 0 0 0 1
0 0 0 0 0 1 0 0 0 1 0
0 0 0 0 1 0 0 0 0 1 1
0 0 0 1 0 0 0 0 1 0 0
0 0 1 0 0 0 0 0 1 0 1
0 1 0 0 0 0 0 0 1 1 0
1 0 0 0 0 0 0 0 1 1 1

Les équations de sorties :

S0=E1+E3+E5+E7
S1=E2+E3+E6+E7
S2=E4+E5+E6+E7

Le programme

6
 Le chronogramme

4. Transcodeur gray-binaire
Table de vérité

Les entrées : Codage en binaire gray Les sorties : codage en binaire naturel
E3 E2 E1 E0 S3 S2 S1 S0
0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 1
0 0 1 1 0 0 1 0
0 0 1 0 0 0 1 1
0 1 1 0 0 1 0 0
0 1 1 1 0 1 0 1
0 1 0 1 0 1 1 0
0 1 0 0 0 1 1 1
1 1 0 0 1 0 0 0
1 1 0 1 1 0 0 1
1 1 1 1 1 0 1 0
1 1 1 0 1 0 1 1
1 0 1 0 1 1 0 0
1 0 1 1 1 1 0 1
1 0 0 1 1 1 1 0
1 0 0 0 1 1 1 1
Les équations de sorties :
S 0=E 3 ⊕ E 2 ⊕ E 1⊕ E 0
S 1=E 3 ⊕ E 2⊕ E 1

7
 S 2=E 3 ⊕ E 2
S 3=E 3
Le programme

Le chronogramme

 Compilation

Le chronogramme

8
 Conclusion :
Dans ce TP nous avons utilisé le logiciel max plus+ II pour programmez des portes logiques et
des circuits combinatoires par le langage VHDL qui donne des chronogrammes et le comparez
par la table de vérité de ces circuits.