Université Hassan II de Casablanca

Ecole Normale Supérieure

d’Enseignement Technique

Compte rendu du TP
d’Electronique Numérique

Réalisé par : Département : génie mécanique

Filière : Management de la logistique
FAIDI Soufiane
industrielle
FATTAH Noureddine
Niveau : 1ére année cycle
GUAAMOUR Mohammed
d’ingénieur
BELFAKIH Zakaria

Demandé par :
 Mr.EL KHAILI

Introduction

Dans le cadre de notre formation d’ingénieur à l’ENSET

Mohammedia, la département Génie Mécanique organise des
Travaux Pratique dont le but est de compléter les connaissances
dispensées dans les cours théoriques. Dans ce but on comme TP
l’ELECTRONIQUE NUMERIQUE.

Electronique numérique en bref :

L'électronique numérique est un domaine scientifique s'intéressant
aux systèmes électroniques dont les états parcourent un ensemble
fini de possibilités. Le déterminisme dans les changements d'état
(transitions) permet de disposer de systèmes qui se comportent de
manière stable et fiable. Elle permet en particulier de s'affranchir de
parasites et autre déformations.

Ce type d'électronique est opposé à l'électronique analogique, qui,

elle, traite des systèmes électroniques opérant sur des grandeurs
(tension, courant, charge) variant de manière continue.

TP 1
Dans ce premier TP on avait comme objectif :
 - Faire tester les LED, les interrupteurs, les boutons poussoir, les portes NAND/AND/OR/NOR,
les inverseurs
- Réaliser des tables de vérité
 Commençons tout d’abord par le test des LED, des interrupteurs et les boutons poussoir

Fig1 : étape de test

Ensuite on passe aux portes logique et aux inverseurs :

Chaque porte logique et inverseur est définie par une table de vérité qui contient les états d’entre
sortie d porte :

OR(OU) :

a b S
0 0 0
0 1 1
1 0 1
1 1 1
Fig2 : symbole du porte ORFig3 : table de vérité du porte
NOR(NON OU) : OR

a b S
0 0 1
0 1 0
1 0 0
1 1 0
Fig4 : symbole du porte OR Fig5 : table de vérité du porte NOR

AND (ET) :

a b S
0 0 0
0 1 0
1 0 0
 1 1 1
Fig6 : symbole du porte AND Fig7 : table de
vérité du porte
NAND (NON ET) : AND

a b S
0 0 1
0 1 1
1 0 1
1 1 0
Fig8 : symbole du porte NAND Fig9 : table de vérité du porte NAND

Inverseur :

E S
0 1
1 0
Fig10 : symbole d’un inverseur Fig11 : table de vérité d’un inverseur

La réalisation de deux exemples de schéma avec les portes logiques :

On considère les deux équations ci-dessous, on va les réaliser par suite. S=a.b+c

F=a.b+a.b

Réalisation de la 1ere équation S :

On a utilisé le site www.circuitlab.com qui facilite le dessin des schémas :

a b c S
a
0 0 0 0
0 0 1 1
b
0 1 0 0
0 1 1 1
S
1 0 0 0
c
1 0 1 1
1 1 0 1
1 1 1 1

Fig12 : table de vérité de S Fig13 : schéma de S

Réalisation de la 1ere équation F :

 a b F
a

0 0 0
b
F
0 1 1

1 0 1

1 1 0

Fig14 : table de vérité de F Fig15 : schéma de F

Circuit Roue en codeuse & afficheur sept segments :

Fig16 : roue codeuse Fig17 : afficheur 7 segment

Dans le labo de l’école on a une maquette qui contient ces éléments et sur laquelle on va réaliser nos
circuit

Nomenclature

LT : Lampe Test

RBI : ne pas
afficher le 0 à
gauche

RBO: si il y a un
0 à gauche
Fig18: signification de quelques éléments sur la maquette
DP : Digital point
Fonctionnement :
 Fig19 : câblage entre roue codeuse et afficheur 7 segments

Fig20 : schéma qui illustre câblage entre roue codeuse et afficheur 7 segments

TP 2

Ce 2éme TP avait pour objectifs de :

 - Tester les circuits Multiplexeur /Démultiplexeur
- Réaliser la table de vérité
- Réaliser un multiplexeur « 8 ligne vers 1 » - Réaliser un Démultiplexeur « 1 vers 8 »

1) Multiplexeur :

Un multiplexeur est un circuit qui a pour rôle de faire circuler sur une seule voie les
informations provenant de plusieurs sources.

 Principe d’un multiplexeur a 4 vois d’entré et une voie de sortie

Fig21 : multiplexeur 4 vers 1

Le module "sélection adressage" permet de sélectionner successivement les informations de

la voie 1 ensuite la deuxième jusqu'à la quatrième. Le nombre de bit d'adressage est
déterminé par le nombre de voie à sélectionner: Pour 2 n voies d'entrée on a besoin de n bits
d'adressage.
Dans l'exemple ci-dessus, on a 4 voies d'entrée, ce qui nécessite 2 bits d'adressage car c'est
22 qui donne 4.

Mais d'une manière générale 2n doit être directement supérieur au nombre de voie à
sélectionner.

 Réalisation d’un multiplexeur de 8 entrées et 1 seule sortie

Pour cela on a 2 multiplieurs de 4 entrées et une sortie donc on va les utiliser afin de pouvoir
réaliser un multiplexeur de 8 entrées et 1 seule sortie (voir circuit ci-dessous)
 Fig22 : multiplexeur 8 vers 1

S0 S1 A B C Y
1 0 0 0 0 E0
1 0 0 0 1 E1
1 0 0 1 0 E2
1 0 0 1 1 E3
0 1 1 0 0 E4
0 1 1 0 1 E5
0 1 1 1 0 E6
0 1 1 1 1 E7

Fig23 : table de vérité du multiplexeur 8 vers 1

Conception d’un circuit logique ayant deux signaux d’entrée A et B et une entrée de
commande S et dont le fonctionnement respecte les exigences exprimées dans la table de
vérité suivante.
 Fig24 : table de vérité

Fig25 : équations + schématisation de X

2) Démultiplexeur :
C'est un circuit qui a pour rôle le de redistribuer sur plusieurs voies les informations provenant d'une seule
source : C'est l'opération inverse du multiplexage.

Fig26 : démultiplexeur 1vers 4

Le module sélection ou adressage joue presse que le même rôle que le MUX. Il permet de
sélectionner la sortie qui doit recevoir l'information de l'entrée.
 DEMILTIPLEXEUR 1 vers 8 :
 Fig27 : démultiplexeur 1 vers 8

TP 3 : Additionneur complet
Dans ce TP notre objectif était de réaliser un additionneur complet. Tout d’abord il faut poser la question
suivante. Qu’est-ce qu’un additionneur ?
Un additionneur est un circuit logique permettant de réaliser une addition. Ce circuit est très présent dans
les ordinateurs pour le calcul arithmétique mais également pour le calcul d'adresses, d'indice de tableau
dans le processeur.
C B A C0 S
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
On a extrait d’après cette table de vérité les équations de S et C0 :
S=c b a+ c b a+ c b a+ c b a

C0=c b a + c b a+ c b a + c b a

Après la schématisation de l’équation S, on a pu la câbler :

Fig28 : câblage de S

Afin de diminuer les câbles utilisés on a essayé d’exploité les circuits intégrés pour la
retenue.
 Fig29 : additionneur sous forme d’un circuit intégrés

Réalisation du circuit

Fig30 : câblage d’additionneur sous forme d’un circuit intégrés