Académique Documents
Professionnel Documents
Culture Documents
Ce recueil d’exercices est destiné aux étudiants du premier cycle universitaire, étudiants qui
suivent pour la première fois un cours d’électronique numérique concernant les circuits
combinatoires et les circuits séquentiels.
Le contenu de ce recueil correspond au cours d’électronique numérique que les auteurs
enseignent depuis plusieurs années, aux étudiants en DEUST, en LICENCE et en formation
d’ingénieurs de la faculté des sciences et techniques Mohammédia Université Hassan II
Casablanca. Et il peut servir aussi pour les étudiants en formation continue.
Ce recueil comporte deux parties :
La première partie concerne les circuits logiques combinatoires. Elle commence par quelques
exercices qui traitent les systèmes de numération. Ensuite, en traite l’algèbre de Boole, la
représentation des fonctions logiques et leurs simplifications. Enfin, on étudie la synthèse des
circuits combinatoires tels que les codeurs, décodeurs, multiplexeur, démultiplexeur,
additionneur, soustracteur, comparateur.
La deuxième partie concerne des exercices corrigés sur les circuits séquentiels comme les
compteurs, les décompteurs et les registres.
Exercice N° 1 :
a. Parmi ces suites de chiffres, quelles sont celles qui peuvent représenter un nombre
en base 2, 8 ou 16 ?
Donner la plus petite base dans laquelle chaque nombre peut être représenté.
Exercice N° 2 :
Exercice N° 3 :
Exercice N° 4 :
10111
1DF
726
0,110
BAC
101,101111
23 255 35,25
Exercice N° 7 :
Valeur (K) 1 2 4 7 32
Exercice N° 8 :
Quel est le plus petit entier naturel que l’on peut coder sur N bits ?
Quel est le plus grand entier naturel que l’on peut coder sur N bits ?
Quel est l’intervalle des entiers naturels que l’on peut coder sur N bits ?
Exercice N° 10 :
Coder sur 8 bits (si possible) puis sur 16 bits les entiers naturels suivants (donnés en
base 10) :
Exercice N° 11 :
Quel est l’intervalle des entiers relatifs que l’on peut coder en complément à 2 sur N
bits.
Exercice N° 12 :
Donner la valeur décimale de 10110111 dans les codages " entiers naturels " et " entiers
relatifs en complément à 2 ".
Exercice N° 13 :
Calculer (en complément à 2 sur 8 bits) les additions suivantes :
a) b)
00101101 11111111
+ 01101111 + 11111111
c) d)
00000001 10000011
+ 11111111 + 10001100
Exercice N° 14 :
Coder les réels suivants (sur 32 bits) selon la norme IEEE 754 :
Exercice N° 15 :
Trouver le plus grand et le plus réel représentables avec la norme IEEE 754 simple
précision.
Exercice N° 16 :
Convertir en décimal les nombres hexadécimaux réels donnés ici au format IEEE 754-32
bits :
Exercice N° 17 :
Exercice N° 1 :
Donner les équations des fonctions logiques S et T dont la table de vérité est la
suivante:
y z S T
x
0 0 0 0 1
0 0 1 1 0
0 1 0 1 1
0 1 1 0 1
1 0 0 1 1
1 0 1 0 0
1 1 0 0 1
1 1 1 0 0
Exercice N° 5 :
a. Réaliser une fonction NAND à quatre entrées en utilisant uniquement des opérateurs
NAND à deux entrées.
t
y
t
S
Exercice N° 7 :
1. Calculer les compléments de :
a. ( A B).( A B)
b. A.(C D) ( A C).( B C D)
2. Exprimer les expressions précédentes seulement avec des NAND (idem avec des
NOR).
Exercice N° 8 :
Démontrer algébriquement :
A. B A. C ( A C).( A B)
AX B X AB AX B X
Exercice N° 9 :
Ecrire sous la forme normale la plus adaptée
1. f(a,b,c,d) = 1 si le nombre de variable à 1 est pair.
2. f(a,b,c,d) = 1 si au moins deux variables valent 1.
3. f(b,c,d) = 1 si (bcd)2> 5.
4. f(b,c,d) = 1 si (bcd)2 est pair.
Exercice N° 9 :
Trouver les méthodes pour passer de la 1ère à la 2ème forme canonique.
n0 S0
0-7 n1 S1
n2 S2 1-8
S3
Exercice N° 11 :
Concevoir un système logique tel que :
Si une seule des entrées est au niveau 1, alors V = 1 et S1S0 indique en binaire le rang
i de cette variable d'entrée.
Si plusieurs entrées sont au niveau 1, alors V = 1 et S1S0 indique en binaire le rang i
le plus élevé des variables d'entrées égales à 1.
Si toutes les entrées sont au niveau 0 alors V = 0 et la valeur de S1S0 est quelconque.
e0 V
e1
? S0
e2
S1
e3
Déterminer la table de vérité du circuit. Donner les équations des sorties et proposer un
logigramme.
Exercice N° 12 :
On se place dans le cadre d'une transmission de données 8 bits. On souhaite crypter ces
données pour les protéger.
Le code choisi est le suivant:
Si A = a7 a6 a5 a4 a3 a2 a1 a0 en binaire, et A codé = a'7 a'6 a'5 a'4 a'3 a'2 a'1 a'0 alors :
a'0 = a0
ai - 1 vaut 1 alors a'i = ai et ai -1 vaut 0 alors a'i = ai.
A codé ? A décodé
Exercice N° 1 :
1. Simplification par la méthode des tableaux de Karnaugh (a = MSB).
a. f(a,b,c) = R(1,3,4) + (6,7)
b. f(A, B, C, D) = ABC + ABC + ABC + ABCD avec = ABCD
2. Donner le tableau de Karnaugh de : a b c d et de son complément.
Exercice N° 2 :
Exercice N° 3 :
1. Réaliser la fonction suivante avec un MUX 4 vers 1.
f(a,b,c) = R(1,3,4,7)
2. Réaliser les fonctions suivantes avec un DEMUX 1 parmi 8 si la sortie sélectionnée
vaut 1 (et les autres 0)
F(a,b,c) = R(1,3,4,7)
G(a,b,c) = I(0,3,4)
Exercice N° 4 :
Réaliser le système qui effectue
f a. b
f a. b
f a b
f a b
En fonction de signaux de commande c et d.
Exercice N° 6 :
On considère le circuit logique (CL) suivant : a
S
b
X
Ce circuit possede :
2 entrées d’adresses a et b;
1 entrée d’adresse X;
1 sortie S.
Il réalise la fonction logique suivante :
S=aX+bX
1. Montrer que CL est un opérateur complet réalisant les fonctions ET, OU
et NON.
2. Réaliser les focctions NAND, NOR et XOR à l’aide CL.
3. Réaliser CL à l’aide de portes logiques.
4. Réaliser un multiplexeur de type 1 parmis 4 à l’aide d’un certain nombre de
circuits CL.
5. Réaliser un multiplexeur de type 1 parmis 8 à l’aide d’un certain nombre de
circuits CL.
Exercice N° 7 :
On souhaite étudier une alarme simple pour une maison. La mise en marche de
l'alarme s'effectue à l'aide d'un bouton ON/OFF, décrit par la variableb.
Exercice N° 8 :
Lors de la transmission de données, des erreurs de transmission peuvent modifier un
ou plusieurs bits dans un mot binaire. Afin de détecter, et si possible, de corriger ces erreurs,
on ajoute au mot transmis un ou plusieurs bits supplémentaires. Le codage minimal
permettant de vérifier qu'une erreur est intervenue (sans pouvoir la corriger !) est le codage
de la parité : on effectue la somme des N bits du mot et on ajoute un bit supplémentaire à 1
ou à 0 pour que la somme des N+1 bits ainsi obtenus soit paire (en parité paire) ou impaire
(en parité impaire).
1. On se place en parité paire ; déterminer dans la liste ci-dessous les mots qui
comportent une erreur après transmission : $1E ; $B5 ; $A2 ; $07 ; $00 ; $E4.
($ représente des nombres en hexadécimaux).
2. Dans le cas d'un mot de 4 bits XYZT ; pour quel choix de parité (paire/impaire)
l'opération X xor Y xor Z xor T fournit-elle le bit de parité supplémentaire ?
Quelle opération logique supplémentaire est nécessaire pour obtenir le bit de la
parité opposée ?
Pour déterminer non seulement si une erreur est intervenue mais encore trouver dans
le mot transmis la position du bit qui est en erreur, on peut utiliser le code de Hamming.
On traitera un exemple où on veut transmettre des mots de 4 bits (data D1D2D3D4, D1
étant le MSB), et on fabrique le mot finalement envoyé qui comporte 7 bits :
A1A2A3A4A5A6A7 (A1=MSB). Les bits A3A5A6A7 contiennent les données D1D2D3D4
(attention à l'ordre des bits Ai par rapport aux Di !) et les bits A1A2A4 contiennent le
contrôle, calculé à l'émission de la manière suivante :
A1 = A3 xor A5 xor A7 = D1 xor D2 xor D4
EXERCICE N° 1 :
a. Soit un mot de 4 bits, réaliser le circuit qui génère un bit de parité paire.
EXERCICE N° 2 :
Un opticien désire avoir un circuit électronique, qui permet de visualiser sur un seul
afficheur sept segments les quatre figures suivantes : (Sens de l’ouverture).
Le circuit possède 4 entrées à bouton poussoir D, G, H et B. Chaque action sur un
bouton poussoir permet l’affichage de la figure correspondante. L’appui simultané sur
plusieurs boutons en même temps ne génère aucun affichage.
Les segments de l’afficheur sont nommés tel que indiqué sur la figure ci-contre.
L’afficheur utilisé est à cathode commune.
a
f b
e g
c
d
a. Dresser la table de vérité de ces 7 fonctions de sortie selon les combinaisons des
quatre variables d'entrée.
Pour chaque combinaison de "0" à "9", préciser quelle est la représentation du chiffre
qui sera visualisé sur l'afficheur.
Pour les valeurs de "10" à "15", afficher la lettre "E" pour indiquer qu'il y a erreur.
a
f b
e g
c
d
b. Donner les expressions algébriques de ces fonctions après les avoir simplifiées.
EXERCICE N° 4 :
On dispose d’un afficheur 7 segments à anode commune avec lequel on doit afficher
successivement les caractères a, b, c, d, e et f conformément au modèle ci-dessous. Pour
cela, il vous est demandé de faire la synthèse d’un transcodeur qui associe les entrées à
la visualisation des caractères de sorties selon le modèle suivant :
C B A Caractère
0 0 0
0 0 1
0 1 0
a
0 1 1 f b
e g
c
1 0 0
d
1 0 1
1 1 0 Rien
1 1 1 Rien
d. Réaliser les fonctions des segments restants à l’aide de portes NAND à 2 entrées
exclusivement.
EXERCICE N° 5 :
• Lorsqu’une seule ligne d’entrée parmi E0, E1, E2, E3, se trouve au niveau
haut, son numéro est codé en binaire sur les sorties BA.
• Si toutes les lignes d’entrées sont au niveau bas, on code BA = 00, mais on
signale par Eout = 1 que ce code n’est pas valide. Dans tous les autres cas Eout =1.
c. Vérifier que ce module est cascadable. Pour cela, on donnera le schéma de mise en
cascade permettant d’encoder 8 lignes d’entrée E0, E1,…, E7, et bits CBA, le
numéro de la ligne priorité.
d. Etablir le schéma du décodeur qui permet, à partir des sorties des deux modules,
d’afficher, sur 3 bits CBA, le numéro de la ligne prioritaire.
EXERCICE N° 6 :
Etudier le circuit qui permet de rendre lumineux les segments de façon à écrire :
Si A > B
a
f b
Si A = B
e g
c
d
Si A < B
Pour cela :
EXERCICE N° 7 :
1. c. dessiner le logigramme.
a1 a0
x
b1 b0
b0a1 b0a0
+
b1a1 b1a0
= P3 P2 P1 P0
EXERCICE N° 8 :
Le but de cet exercice est de réaliser un circuit qui additionne 2 nombres décimaux
codés en DCB.
EXERCICE I :
A : Soit les trains d’onde suivants :
x
1
t
0
y
1
0 t
z
1
t
0
R
1
0 t
S
1
0 t
Q
1
0 t
Figure 1 :
J
J Qa
H
K K Qa
J Qb
K Qb
H
1
0
t
J
1
0
t
K
1
0 t
Qa
1
0 t
Qb
1
0 t
Figure 2 :
Les formes d’ondes de la figure 2 attaquent simultanément deux bascules différentes : une
bascule JK déclenchée sur front montant (A) et une bascule JK déclenchée sur front
descendant (B).
Dessinez la forme d’onde de la réponse Qa et Qb, en supposant que Qa = Qb = 0 pour t 0.
C : Compléter les chronogrammes du circuit de la figure 3 (Q1 = Q2 = 0 pour t 0):
K
K Q1 K Q2
H
1
0
t
J
1
0
t
K
1
0 t
Q1
1
0 t
Q2
1
0
t
Figure 3 :
EXERCICE II :
Compléter les chronogrammes pour chacune des schémas suivants et en déduire la fonction
réalisée. Les bascules utilisées sont des bascules D et JK activesur front montant:
A:
H
1
0
D Q
Q
1
H 0
H Q
C: H
J
Q 1
1
H 0
K
1 Q Q
K 1
0
1
D:
H
1
J 0
Q
H Q
Q 1
K 0
E:
H
J
1
Q 0
H
Q
K Q 1
1
0
F:
H
J 1
1
H Q 0
Q
K Q 1
0
J1 Q1 J2 Q2
1 KQ1 1 K2 Q2
Q1
Q2
H
1
0 t
Qa
1
0 t
Qb
1
0 t
Qc
1
0 t
EXERCICE II :
Le fonctionnement de ces bascules est-il synchrone ou asynchrone ? Justifier votre réponse.
1. Tracer les chronogrammes des sorties Qa, Qb et Qc (à l’état initial, Qa=Qb=Qc= "0").
2. Convertir en décimal les trois bits binaires Qc, Qb et Qa en prenant Qa pour bit de poids
faible.
3. Quelle est la fonction réalisée ? Comparer ce schéma structurel avec celui de l’exercice
précédent et conclure sur l’incidence de la fonction réalisée.
H
1
0 t
Qa
1
0 t
Qb
1
0 t
Qc
1
0 t
EXERCICE III :
1 : Donner la table de vérité de l’opérateur logique (/R = f (Qa, Qc))
2 : Quel est le rôle de l’entrée /R ? A quel niveau est-elle active ? Cette entrée est dite
prioritaire, expliquer ?
3 : Tracer les chronogrammes des sorties Qa, Qb, Qc et /R (à l’état initial, Qa=Qb=Qc=
"0").
4 : Convertir en décimal les trois bits binaires Qc, Qb et Qa en prenant Qa pour bit de poids
faible.
5 : Quelle est la fonction réalisée ?
0 t
Qa
1
0 t
Qb
1
0 t
Qc
1
0 t
R
1
0 t
EXERCICE IV :
1 : Donner la table de vérité de l’opérateur logique (R = f (Q1, Q3))
2 : Quel est le rôle de l’entrée R ? A quel niveau est-elle active ?
3 : Tracer les chronogrammes des sorties Q0, Q1, Q2, Q3 et R (à l’état initial,
Q0=Q1=Q2=Q3= "0").
4 : Convertir en décimal les trois bits binaires Q0, Q1, Q2 et Q3 en prenant Q0 pour bit de
poids faible.
5 : Quelle est la fonction réalisée ?
0
t
R
1
0
t
Q0
1
0 t
Q1
1
0 t
Q2
1
0 t
Q3
1
0 t
EXERCICE V :
Faire le schéma d'un compteur asynchrone à l’aide de bascules JK active sur le front
descendant du signal d’horloge.
1 : modulo5
2 : modulo 13
N.B. : Les bascules JK ont une entrée supplémentaire (Clr ou RAZ) active sur le niveau bas.
EXERCICE VI :
Soit le logigramme du compteur binaire synchrone suivant :
: Lampe éteinte
: Lampe allumée
0 0 0 0
1 0 0 0
0 1 0 0
0 0 1 0
0 0 0 1
1 0 0 0
Q1Q2 Q1Q2
00 00
01 01
11 11
01 01
Fonctions obtenues :
3 : Donner le schéma du circuit obtenu.
EXERCICE I :
Soit le schéma logique suivant :
EXERCICE II :
Analyser le circuit séquentiel suivant :
Es Q0 Q1 Q2
Q3
S0 S1 S2 S3
1 : Analyser le fonctionnement de ce circuit.
2 : Proposer une application de ce circuit.
EXERCICE IV :
Étudiez la documentation du registre 74LS165.
1. Quelle fonction réalise ce registre ?
2. Quelles sont les entrées de données du circuit ? Quelles sont ses entrées de contrôle ?
3. Quelles sont les sorties du circuit ?
4. Peut-on choisir le sens du décalage ? Si non, quel est-il ? Si oui, comment ?
5. Quels sont les deux moyens qui permettent de charger les données dans les bascules du
registre ?
6. En mode « chargement série », combien faut-il de fronts actifs d’horloge pour que le
registre soit complètement initialisé ? Même question en mode « chargement parallèle »
7. Sur quel front l’horloge est-elle active ? Quel rôle joue l’entrée DS ?
8. Sur quel niveau l’entrée /PL est-elle active ? Quel est l’effet sur les sorties des bascules
? Que signifie le mot asynchrone appliqué au fonctionnement de cette entrée ? Peut-on
utiliser ce registre comme registre de mémorisation (c’est-à-dire pour mémoriser une
donnée n bits sur un front d’horloge) ?
Montrer que, si le registre se trouve chargé avec le nombre 0000, il conserve cette valeur
indéfiniment.
4 : On considère que le registre est chargé avec la valeur 1111. Donner (en binaire et en
décimal) la suite de nombres Q4 Q3 Q2 Q1 (considérés comme non signés) obtenus à chaque
front actif d’horloge successif.
5 : Est-ce que la liste précédente est périodique et, si oui, combien d’états sont parcourus
avant de retrouver le nombre initial ? Expliquer pourquoi on appelle un tel registre « registre
de longueur maximale ».
6 : Tracer le chronogramme de la sortie S en fonction de l’horloge.
H
1
0
t
t
0