CHAPITRE 1 ISET DE SOUSSE

LOGIQUE COMBINATOIRE

LOGIQUE SEQUENTIELLE

I. INTRODUCTION
Nous pouvons distinguer deux types de systèmes logiques.
- Logique combinatoire dont le niveau logique des sorties dépond uniquement du niveau
logique des entrées.

E1
Logique cablée combinatoire S = f (E1, ……, En)

En

- Logique séquentielle dont le niveau logique des sorties ne dépond plus uniquement du
niveau logique des entrées mais aussi d’impulsions donnés par une horloge.

E1
Logique cablée séquentielle S = f (E1, ……, En, temps)

En

II. LES FONCTIONS LOGIQUES COMBINATOIRES DE BASE

Fonction OUI NON ET OU NAND NOR
Equation S=a S a S = a.b S= a + b S  a b S  a .b
a S a S a b S a b S a b S a b S
0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1
T. vérité 1 1 1 0 0 1 0 0 1 1 0 1 1 0 1 0
1 0 0 1 0 1 1 0 1 1 0 0
1 1 1 1 1 1 1 1 0 1 1 0
Symbole
logique

KHEMIRI WAHIBA -1- 2019/2020

CHAPITRE 1 ISET DE SOUSSE

III. LES CIRCUITS SEQUENTIELS FONDAMENTAUX

IV.1. La bascule RS

La bascule RS est le circuit séquentiel le plus simple. Sa fonction consiste à mémoriser une
information fugitive. La bascule possède deux états stables et constitue ainsi une mémoire
binaire élémentaire.

Dans les systèmes automatisés la bascule peut stocker provisoirement une information binaire,
autoriser ou interdire le déroulement de certaines fonctions, ect…

IV.1.1. Principe de la bascule RS

La bascule RS dispose de deux entrées R et S et de deux sorties Q et Q

S : entrée de mémorisation ou de déclenchement ou d’activatiin ou de mise à 1.

R : entrée d’effacement ou de désactivation ou de mise à zéro.

R Qn

S Qn

IV.1.2. Table de vérité

En technologie électronique (TTL, CMOS,…) l’état de sortie n’existe que si l’élément qui
l’élabore est sous tension.L’expression de la sortie de la mémoire X dont le niveau logique 1
matérialise la commande x1 est donnée par l’équation d’un organe monostable :

 X  X1  X 0 X

Qn 1  S  R Qn

Table de vérité simplifiée

R S Qn+1
0 0 Qn
0 1 1
1 0 0
1 1 -

KHEMIRI WAHIBA -2- 2019/2020

CHAPITRE 1 ISET DE SOUSSE

V. LES MEMOIRES
V.1. Définition

Les mémoires sont des systèmes qui une fois mis à l'état 1 ("s" pour set ) restent dans cet état
tant que l'on ne leur donne pas l'ordre de se mettre à l'état 0 ( "r" pour reset ).

Chronogramme:

s (1) 1
0

r (0)1
0

M 1
0

étapes A B C D A

Table de vérité :

Etapes s r M
A 0 0 0

B 1 0 1

C 0 0 1

D 0 1 0

Remarque : Dans les étapes A et C, les valeurs des entrées sont les mêmes alors que la sortie M
a deux valeurs différentes. Une mémoire est donc un système séquentiel.

V.2. Les differents types de mémoires

V.2.1. Les mémoires à arrêt prioritaire.

C'est une mémoire qui se met à l'état 0 si "s" et "r" sont simultanément à l'état 1
Chronogramme :

s (1) 1
0

r ( 0 )1
0

M 1
0

étapes A B C D E D A B E B C D A

KHEMIRI WAHIBA -3- 2019/2020

CHAPITRE 1 ISET DE SOUSSE

Table de vérité :
Etapes s r M
A 0 0 0

B 1 0 1

C 0 0 1
D 0 1 0

E 1 1 0

- Mémoire à arrêt prioritaire :

s M
r

V.2.2. Les mémoires sans priorité.

C'est une mémoire qui reste dans son état si "s" et "r" sont simultanément à l'état 1.

(comme dans le cas ou s = r = 0 )

Chronogramme :

s (1) 1
0

r ( 0 )1
0

M 1
0

étapes A B C D E D A B F B C D A

Table de vérité :
Etapes s r M
A 0 0 0
B 1 0 1

C 0 0 1
D 0 1 0
E 1 1 0
F 1 1 1

KHEMIRI WAHIBA -4- 2019/2020

CHAPITRE 1 ISET DE SOUSSE

Symbole de la mémoire sans priorité à deux sorties complémentaires : Quand r et s sont

simultanément à 1, M reste dans l'état en cours.

s M
r M

V.2.3. Les mémoires à marche prioritaire

C'est une mémoire qui se met à l'état 1 si "s" et "r" sont simultanément à l'état 1.

Chronogramme :

s (1) 1
0

r ( 0 )1
0

M 1
0

étapes A B C D E D A B E B C D A

Table de vérité :
Etapes s r M
A 0 0 0

B 1 0 1

C 0 0 1
D 0 1 0

E 1 1 1

Symbole de la mémoire à marche prioritaire :

s M
r

KHEMIRI WAHIBA -5- 2019/2020