Test de logiciels embarqus

Dans un environnement de simulation gnralise (Base: Projet RNTL/ATLAS)

20/11/2002

Atelier RIS Nouvelles architectures et sret de fonctionnement

Orientation gnrale

Optimisation toujours plus pousse

Scurit Respect de l environnement Comptitivit Cots d exploitation Confort des passagers Interactions avion/systmes sol

Effets
Extension et ouverture des systmes Mais ...

20/11/2002

Atelier RIS Nouvelles architectures et sret de fonctionnement

Complexit des architectures

Au niveau systme avion

Tolrance aux fautes

Au niveau calculateur
Intgration des fonctions Applications plus complexes

Au niveau technologies de base

Puissance de calcul Capacit mmoire Contraintes de temps

20/11/2002

Atelier RIS Nouvelles architectures et sret de fonctionnement

Tolrance aux fautes

Vue par les commandes de vol

Rpartition
FCPC -> commandes primaires FCSC -> commandes secondaires

Redondance structurelle
3 x FCPC 2 x FCSC

Dissymtrie fonctionnelle
Voie Commande x voie Moniteur par calculateur

Dissemblance technologique
Processeurs diffrents entre FCPC et FCSC

Reconfiguration en cas de panne

20/11/2002

Atelier RIS Nouvelles architectures et sret de fonctionnement

Intgration des fonctions

Plusieurs applications sur une plate-forme

Sgrgation pour garantir leur indpendance (mmoire, cpu, autres) Operating System pour assurer leur squencement, la gestion des ressources

Nouvelles architectures de communication

Bus Protocoles Interconnexion de sous-rseaux

20/11/2002

Atelier RIS Nouvelles architectures et sret de fonctionnement

Technologies de base

Processeur puissant, fortement intgr

Unit de virgule flottante Unit de gestion de mmoire Cache intgr Superscalaire

Hirarchie de mmoires
2 niveaux, voire 3 niveaux (avec cache niveau 1 intgr) RAM de grande capacit + dtection/correction d erreur

Contrleurs de bus de plus en plus sophistiqus

Interfaces de haut niveau calculateur dans un calculateur
20/11/2002 Atelier RIS Nouvelles architectures et sret de fonctionnement

Intrts de la simulation gnralise

Dgradation de la testabilit
Contrle de l excution, observation des tats des variables

Multiplication des moyens spcifiques

Cots pour le dveloppement initial Problme du maintien en condition oprationnelle en phase de maintenance

Ncessit de moyens d investigation non limits strictement aux tests (systme prpondrance logicielle)
Consolidation analyse de sret de fonctionnement Validation, aide l exploitation des diagnostics de BITE

20/11/2002

Atelier RIS Nouvelles architectures et sret de fonctionnement

La simulation gnralise

Environnement gnrique de simulation par logiciel

Simulation du calculateur, de son environnement actif, d observateurs Bas sur des machines standard (PC, station de travail) Utilisable dans toutes les phases de test Non intrusif Flexible: niveaux de simulation, extension, adaptation, ventail de processeurs-cibles Performant: 1 mips au minimum pour chaque processeur Interfaage avec d autres outils

20/11/2002

Atelier RIS Nouvelles architectures et sret de fonctionnement

Schma de principe
ENVIRONNEMENT DE SIMULATION GENERALISEE
Enrichir BOITE A OUTILS SimulateurTU SimulateurTI Observateur CACHE

PROCESSEUR Fabriquer RAM Injection de fautes Modle de fautes PERIPH. SPECIFIQUE Injection de fautes Modle de fautes

EPROM

TESTS UNITAIRES TESTS D INTEGRATION

20/11/2002

Atelier RIS Nouvelles architectures et sret de fonctionnement

Etat courant

Premier prototype en cours de dveloppement

Points de dpart: outils CLAIRE (CEA) et SPEX (TNI-VALIOSYS) Processeurs-cibles: PPC 755, SHARC (IRIT: simulation instruction, LRI: simulation architecture)

Point critique
Performances: Machine standard de plus en plus puissante MAIS calculateur-cible de plus en plus complexe

Point ouvert
Modles de fautes pour les composantes d un calculateur Cot induit sur la simulation

Premires exprimentations sur benchmark

Mi-2003
20/11/2002 Atelier RIS Nouvelles architectures et sret de fonctionnement
10