Tome 2

2ÈME ANNÉE DU CYCLE DE BACCALAURÉAT
SCIENCES ET TECHNOLOGIES ÉLECTRIQUES
2014-2015
T
O
M
E
2
ETABLI PAR L’ÉQUIPE PÉDAGOGIQUE

ROYAUME DU MAROC
MINISTERE DE L’EDUCATION
NATIONALE
Académie de Casablanca
DÉLÉGATION AL FIDA MERS SULTAN
Lycée Qualifiant Al Khaouarizmy
Matière : Science de l’Ingénieur – A.T.C - E. pédagogique
Section : Sciences et Technologies Électriques Traiter
 Fiche de cours n°1 : L’organigramme (Page : 179 à 181)

 Fiche de cours n°2 : Les systèmes programmables (Page : 182 à 186)
 Fiche de cours n°3A : Pic 16f84 (Page : 187 à 190)
 Fiche de cours n°3B : Jeu d’instructions (Page : 191 à 193)
 Fiche de cours n°3C : Les ports A et B (Page : 194 à 196)
 Fiche de cours n°3D : Sous programme de temporisation (Page : 197 à 198)
 Fiche de cours n°3E : Timer du 16f84 (Page : 199 à 200)
 Fiche de cours n°3F : EEPROM du 16f84 (Page : 201 à 202)
 Fiche de cours n°4G : Interruptions du 16f84 (Page : 203 à 204)
 Fiche de cours n° 4A: Pic 16f877 (Page : 205 à 208)
 Fiche de cours n°4B : Les périphériques internes(les timers) (Page : 209 à 211)
 Fiche de cours n°4C : Les périphériques internes(les modules CCP)
(Page : 212 à 214)
 Fiche de cours n°4D : Les périphériques internes(USART) (Page : 215 à 217)
 Fiche de cours n°4E : Les périphériques internes(le convertisseur A/N)
(Page : 218 à 221)
 Fiche de cours n°5 : Grafcet (tâches et macro-étapes) (Page : 222 à 230)
 Fiche de cours n°6 : Grafcet (tâches et macro-étapes) (Page : 231 à 234)
 Fiche de cours n°7 : Programmation des PLD (Page : 235 à 238)
 Fiche de cours n°8 : Notion d’asservissement (Page : 239 à 243)
 Fiche de cours n°9 : Systèmes asservis (Page : 244 à 248)
 Fiche de cours n°10 : Asservissement d’une machine à courant continu
(Page : 249 à 254)
FICHES DE COURS DE LA FONCTION TRAITER
Nombre de page : 76
178
Page Traiter L’ORGANIGRAMME
L.A.K
179 / F.cours n°1 Classe : 2STE Prof : Equipe pédagogique
L’ORGANIGRAMME
1- Organigramme:
1.1- Définition :
L’organigramme est la représentation graphique de l’algorithme, il permet de
représenter chaque opération élémentaire au moyen d’un symbole graphique normalisé.
1.2- Symboles de test logique :
Oui Non Oui Oui

Condition Condition Condition
Non Non
L’opération de test logique se fait sur une condition. Le résultat de cette opération implique le
choix d’une voix parmi plusieurs. Le symbole de test logique est couramment employé pour
représenter une décision ou un aiguillage.
1.3- Symboles de traitement :
Symbole de renvoi utilisé 2 Commentaires : symbole

fois pour assurer la continuité Opération ou groupe utilisé
lorsqu’une partie de la ligne d’opérations sur des données, pour donner des indications
de liaison n’est pas instructions ou opération pour marginales
représentée laquelle il n’existe aucun
symbole normalisé.
Début Fin
Groupe d’opérations Début d’un programme Fin d’un programme

considérées comme une seule
opération sous programme.
1.4- Règles de construction :
 Centrer l’organigramme sur une feuille.

 Construire l’organigramme afin que sa lecture s’effectue verticalement.
 Les lignes de liaison entre symboles ne doivent pas en principe se couper.
 Une ligne de liaison doit toujours arriver sur le haut et au centre d’un symbole.
 Les commentaires sont à placer de préférence à droite, et les renvois de branchement à
gauche.
179
L.A.K
2- Structures algorithmiques élémentaires:
2.1- La structure séquentielle ou linéaire :
Algorithme Organigramme
Opération 1 Opération 1
Opération 2
| Opération 2
|
Opération n
Opération n
2.2- La structure conditionnelle ou alternative :
2.2.1- Cas d’une sélection simple:
- Si condition vraie alors Oui Non

Condition
Opération 1 Vraie ?
Si non
Opération 2 Opération 1 Opération 2
- Fin si
Remarques :
 La condition doit forcément s’énoncer au moyen d’une préposition logique
 L’une des deux opération peut ne pas exister, ce qui fait disparaître le sinon.
2.2.2- Cas d’une sélection multiple:
Algorithme
- Selon cas
Cas 1 : Opération 1
Cas 2 : Opération 2
|
Cas n : Opération n
Autrement
Opération n+1
- Fin selon
Organigramme
Condition Non
1 vraie ?
Oui Condition Non

2 vraie ?
Opération 1
Oui
Condition Non
n vraie ?
Opération 2
Oui
Opération n Opération n+1
180
L.A.K
Remarques :
 Le ‘autrement’ disparaît si l’opération n+1 n’existe pas.
 Si n est grand, l’organigramme devient très important et mal adapté.
2.3- La structure itérative ou de répétition :
2.3.1- Cas d’une répétition non contrôlée :
- Itérer
Opération 1
Opération 1
Sortir si condition vraie
Opération 2
- Fin Itérer Condition Oui
Vraie ?
Il s’agit d’une structure de boucle pour laquelle Non
on ne peut sortir que si la condition est remplie.
Opération 2
Remarque : deux cas particuliers sont très courants
Cas 1 : l’opération 1 n’existe pas, la structure de la boucle se décrit alors de la façon suivante :
Condition Oui
- Tant que condition fausse Vraie ?
Faire opération 2
Non
- Fin tant que
Opération 2
Cas 2 : l’opération 2 n’existe pas, la structure de la boucle se décrit alors de la façon Suivante :
Opération 1
- Répéter
Opération 1
Oui
- Jusqu’à ce que condition vraie Condition
Vraie ?
Non
2.3.2- Cas d’une répétition contrôlée :
Il s’agit d’une structure de boucle évoluée qui se répète un nombre limité de fois, défini au
préalable. Elle peut se décrire de la façon suivante :
I  I1
Oui
- Pour I de I1 à I2 I = I2 ?
Faire opération Non
- Fin pour Opération
I I+1
181
Page Traiter Systèmes programmables
L.A.K
1- Système minimum :
Bus de données
PORT A
μP ROM RAM PIO

ou PORT B
CPU
Bus d’adresses
Horloge
Bus de contrôle
1.1- Microprocesseur (Architecture général)
Bus de données 8bits
R R Accumulateur
R.I E E
S P P C G G Unité de
I I
Z
S S C
D.I C O
T T
M
R R M
E E A
N°0 N A.L.U
N°n N
D
Flags E
Séquenceur Registre à usage général
Commandes
Internes
Bus d’adresse 16 bits
Commandes externes
L’unité centrale de traitement –Central Unit Processor – effectue le traitement des

données et exécute les programmes.
Les opérations de bases réalisées par la CPU sont :
 Opérations logiques: AND, OR, XOR, Inversion…

 Opérations arithmétiques : Addition, soustraction, incrémentation, décrémentation …
 Déplacement et transfert de données.
La CPU génère 3 bus :
 Bus de données : bus bidirectionnel qui transporte les données.
182
L.A.K
 Bus d’adresse : bus unidirectionnel qui transporte les adresses.

 Bus de contrôle : bus qui transporte les différents signaux de contrôles nécessaire au
fonctionnement du système.
Exemple de µP : Z80 – Z8000 de Zilog 6809 – 68000 de Motorola 8085 – 8086 de Intel
1.2- Mémoires
1.2.1- Mémoire RAM
Mémoire à accès aléatoire -de l’anglais Random acces memory – permet de stocker les
variables, les données et les programmes temporaires. C’est une mémoire volatile à lecture et
à écriture. Il existe deux types de RAM :
 RAM statique : elle est à base de bascules donc de transistors. Elle garde ses informations
tant que l'alimentation n'est pas coupée. (Capacité ne dépasse pas 64ko).
 RAM dynamique : c'est une mémoire à base de capacité, elle perd ses informations mêmes
si l'alimentation n'est pas coupée. Elle doit être rafraîchi périodiquement (t=1ms).
Exemple de RAM: RAM 6164 de capacité 8 k octets
1.2.2- Mémoire ROM
Mémoire non volatile à lecture seule –de l’anglais Read Only Memory- permet de stocker
des programmes et des données constants.
Les mémoires mortes
ROM PROM EPROM EEPROM
 ROM : Mémoire programmé par le constructeur.

 PROM : Programmable ROM, c'est une ROM programmable une seule fois par l'utilisateur.
La programmation consiste à faire fondre ou non un fusible par application d'une tension
calibrée (30v) pendant des temps déterminé.
 EPROM : Erasable PROM, c'est une ROM effaçable et programmable à volonté par l'utilisateur
autant de fois qu'il souhaite. Le procédé de programmation est relativement complexe (25v
appliqué pendant un temps de 50ms), on utilise en général un programmateur d’EPROM,
l'effacement se fait avec des rayons UV à haute énergie.
 EEPROM : Electricly EPROM, c'est un type d'EPROM effaçable électriquement.
Exemple de ROM : EPROM 2764 de 8 k octets
1.2.3- Organisation interne:
a- Capacité :
C’est le nombre total de bits qu'on peut stocker dans une mémoire.
Exemple:
512 octets
16 ko 1k = 210
2Mo 1M = 220
1Go 1G = 230.
183
L.A.K
b- Longueur de mot:
C’est la façon avec laquelle les bits sont organisés ou rangés, en général par mot de 8 bits
ou de 4bits.
 Un mot de 8bits :1 Octet
 Un mot de 4bits : 1 Quartet
c- Adresse
Pour identifier les mots on donne à chacun une adresse, on dit alors case mémoire d'adresse
40, case mémoire d'adresse FF ……etc.
7
6
5 3
4 1 0 1 0 2
3 1 x x x x x x x x
2 0
1
0 x x x x
8 mots de 4 bits ou 8 quartets 4 mots de 8 bits ou 4 octets

8 mots de 4 bits = 32 bits 4 mots de 8 bits = 32 bits
d- Décodage d'adresse:
A0
A1 Décodeur DATA : Donnée
A2 D’adresses IN/OUT : Entrée/Sortie
RD
IN/OUT WR
A2, A1, A0 : lignes d’adresse ou
Bus d’adresse
D3, D2, D1, D0 : lignes de données ou
D0 D1 D2 D3
Bus de données
RD : signal de lecture DATA I/O
WR : signal d’écriture
nombre de lignes d’adresse

Capacité = 2 x nombre de lignes de données
Pour l’exemple ci-dessus :

Capacité = 23 x 4 bits = 8 x 4 bits = 32 bits
Capacité = 8 x 4 bits = 8 q (1 q = 4 bits)
184
L.A.K
1.3- Interfaces d’entrées sorties :
1.3.1- Définition:
Une interface est un circuit d’adaptation entre le p et le périphérique. Il établit la

compatibilité entre les entées sorties du p et celles des périphériques, à plusieurs niveaux :
 Au niveau des types de transmission série ou parallèle.
 Au niveau de la vitesse de transmission ; car les périphériques sont très lents par
rapport au p.
1.3.1- Périphériques :
On appelle périphérique tout organe ou dispositif externe au système minimum qui

échange des informations avec le p. il exit deux type de périphérique.
 Organe d’entrée : Il envoie les informations vers le p (le clavier).
 Organe de sorties : Il reçoit les informations du p (l’écran).
a- Périphériques d’entrées sorties parallèles:
 Une liaison // consiste à envoyer l’information de mot de n bits, véhiculés de façon

simultané sur n fils.
 Une interface parallèle programmable comporte :
• Des registres tampon de sorties : Les transferts d’entrées sorties se ramènent à une
lecture ou écriture de ces registres appelés ports.
• Registre de commandes : qui permet de configurer le port en entrée ou en sortie sel
selon l’utilisation
 Une interface s’adaptera à un périphérique donné par une programmation de
l’interface. Cette programmation consiste à configurer les ports de l’interface en
entrée ou en sortie selon l’utilisation.
b- Périphériques d’entrées sorties Series:
Une liaison série consiste à transmettre les données de façon successive (bit par bit) sur un
seul et unique fil.
Les avantages de la liaison série sont énormes :
 utilisation d’un nombre réduit de fil.

 Fiabilité de l’information due au contrôle de mot du l’émetteur jusqu’au récepteur.

Il y a 2 types de liaison série : synchrone et asynchrone.
2- Les microcontrôleurs :
Les microcontrôleurs sont des composants programmables. Ils intègrent dans un seul
boîtier l'environnement minimal d'un système à microprocesseur (l'UC, la RAM, l'EPROM et les
interfaces). Ils sont présents dans la plupart des systèmes électroniques embarqués ou dédiés à
une application unique. Il en existe de nombreux modèles différents , parmi les plus courants :
le 8051 de Intel, le 68HC11 de Motorola... et les PIC de Micro chip.
3- Description générale du PIC 16F84
185
L.A.K
Le synoptique simplifié est donné ci-dessous.
MEMOIRE RAM
PROGRAMME
CPU RB0
RB1
RB2
RB3
PORTB RB4
HORLOGE RB5
RB6
RB7
EEPROM
RA0
PORTA RA1
RA2
RA3
TIMER RA4
 EEPROM de Programme :
Cette mémoire stock le programme.
 RAM :
Cette mémoire stock les variables et les données temporaires.
 EEPROM de données :
Cette mémoire stock les constantes et les données semi permanentes.
 Timer :
C’est compteur modulo 256 – 8 bits –
 PORTA et PORTB :
Pour communiquer avec l'extérieur le PIC16f84 dispose de 2 ports : PORTA et
PORTB. Les ports sont bidirectionnels, ce qui signifie qu'ils peuvent être configurés et utilisés
comme des entrées ou des sorties. Le microcontrôleur reçoit les informations sur un port
d'entrée :
 informations logiques issues de capteurs sur un ou plusieurs bits d'un port d'entrée,
 informations numériques codées sur 8 bits sur un port entier.
 informations analogiques variables dans le temps, si le PIC est doté d'un
convertisseur analogique / numérique.
Le microcontrôleur traite ces données et les utilisent pour commander des circuits qui
sont connectés sur un port de sortie.
186
Page Traiter Le PIC 16 F 84
L.A.K
187 / F.cours °3 Classe : 2STE Prof : Equipe pédagogique
Le PIC 16 F 84
1- Caractéristiques:
 1K de mémoire programme
 68 octets de RAM
 64 octets D'EEPROM
 13 entrée/sortie réparties en 2 ports
 PORTA et PORTB
 4 sources d’interruption
 1 Timer/Compteur
 1 Chien de garde
 MODE SLEEP (pour une faible consommation)
 4 Sources d’oscillateur sélectionnable
 Protection du code
 35 instructions seulement
2- Structure externe du PIC 16F84 :
2.1- Description:
Le PIC16F84 est un microcontrôleur 8 bits de faible coût, mais il permet toutefois de créer
de nombreuses applications. De plus, avec son jeu d'instructions réduit, il est très agréable à
utiliser lorsqu'on désire s'initier à l'étude d'un microcontrôleur.
2.2- Brochage:
Le PIC16F84 est logé dans un boîtier 18 broches
RA2 1 18 RA1
RA3 2 17 RA0
RA4 / T0CKI
1 OSC1/CLKIN
3 16
6 OSC2/CLKOUT
MCLR 4 15
VSS F VDD
5 14
RB0 / INT 8 RB7
6 13
RB1 7
4 12 RB6
RB2 8 11 RB5
RB3 9 10 RB4
VDD, VSS : Broches d’alimentation (3 à 5.5 v).

OSC1, OSC2 : Signaux d’horloge. Peuvent recevoir un circuit RC ou un résonateur.
CLKINT : Peut être connectée à une horloge externe de 0 à 4, 10 ou 20 Mhz.
MCLR : Reset ou Master Clear.
T0CKI : entrée d’horloge externe du Timer 0.
INT : entrée d’interruption externe.
RA0..RA4 : 5 E/S du PORTA.
RB0..RB7 : 8 E/S du PORTB.
187
L.A.K
3- Structure interne du PIC 16F84 :
3.1- Synoptique:
13 Data Bus
PROGRAM
64 8 EEPROM Data memory
EEPROM/ROM COUNTER
x8 64 x 8 bits
PROGRAM
bit EEPROM
MEMORY
s Data memory
1K x 14 bits RAM EEDATA
8 level stack 64 x 8 bits
Program File Registers
(13 bits) 36 x 8 bits
Bus 14
Instruction Register RAM ADDR

7(9) EEADR
64 x
ADDR MUX
8 bits Indirect
Direct Addr 5(7) TMR0
7(8) ADDR
64 x
FSR Reg
8 bits
RA4/T0CKI
STATUS reg
Literal Addr
8
MUX
I/O Ports
Instruction Power-Up
TIMER
Decode &
control Oscillator
Start-Up TIMER RA3/RA0
A.L.U
Power_On
RESET
Timming RB7/RB1
Watch Dog
Generation TIMER
W
RB0/INT
OSC2/CLKOUT MCLR VDD, VSS

OSC1/CLKIN
3.2- Les Mémoires:
3.2.1. EEPROM de Programme :
Cette mémoire de 1K stock le programme. L’emplacement de celui-ci peut être à

n'importe quel endroit de la mémoire. Suite à un RESET ou lorsqu'on l'alimente, le PIC16F84
commence toujours à l'adresse 0000H (Vecteur RESET). De plus, lorsqu'il y a une interruption, et
si celle-ci est validée, le microcontrôleur va à l'adresse 0004H (Vecteur d'interruption).
3.2.2. RAM de données:
La mémoire de donnée est divisée en deux parties. Une partie appelée SFR, l’autre
le GPR, qui sont encore divisée en deux pages (Bank0 et Bank1). Toutes les données de la
mémoire sont appelées registres y compris les données utilisateurs.
188
L.A.K
 LE SFR (Special Function Registers):

Le SFR est l’ensemble des registres qui permet de configurer tous les modules internes
du PIC16F84 (les PORTS, le TIMER, la gestion des interruptions, etc....).
 LE GPR (General Purpose Register):

Le GPR est l’ensemble des registres à usage général, utilisé par le programmeur pour
stocker les variables et les données.
3.2.3. EEPROM de données:
Une EEPROM de 64 octets est disponible pour y stocker les données semi
permanentes. Pour accéder à cette mémoire, on utilise les registres EEADR, EEDATA. 2 registres
de contrôle sont associés à cette mémoire EECON1 et EECON2.
3.2.4. La pile:
Un groupe de 8 registres de 13 bits, son rôle est de sauver temporairement le contenu

du PC lors de l’appel d’un sous programme ou du service d’une interruption. La pile n’est pas
dans le fichier des registres, donc elle n’est pas manipulable par le programmeur.
00 h INDF INDF 80 h EEPROM de données du 16F84

01 h TMR0 OPTION 81 h 64 x 8 bits EEPROM
02 h PCL PCL 82 h Data memory
EEDATA
03 h STATUS STATUS 83 h 64 x 8 bits
04 h FSR FSR 84 h
05 h PORTA TRISA 85 h
06 h PORTB TRISB 86 h
07 h 87 h EEADR
08 h EEDATA EECON1 88 h
09 h EEADR EECON2 89 h
PC <12 :0>
0A h PCLATH PCLATH 8A h
0B h INTCON INTCON 8B h
0C h 8C h
Stack Level 1
36
General Mapped .
Pourpose (accesses) .
Regisers In Bank 0 Stack Level 8
(SRAM) U
2F h AF h S Reset Vector 0000 h
E
30 h B0 h R
Peripheral Interrupt Vector 0004 h
M
E
M
O
R
Y
7F h FF h 03FF h
ADDR BANK 0 BANK 1 ADDR 0400 h
FILE FILE
RAM du 16F84 1FFF h
Les mémoires du 16 F 84 EEPROM programme du 16F84
189
L.A.K
3.3- Les Registres :
Ces registres spéciaux font partie du SFR (Special Function Registers) et configurent
le µC. Certains registres initialisent les périphériques alors que d'autres sont utilisés par le CPU.
 Les registres utilisés par le CPU :
 Le registre INDF (adresse 00, 80H)

 Le registre FSR (adresse 04,84H)
 Le registre STATUS (adresse 03 ET 83H)
 Le registre INTCON (adresse 0B et 8BH)
 Le PC (Program Counter) ; Il est composé de deux registres:
 Le registre PCL (adresse 02, 82H)
 Le registre PCLATH (adresse 0A, 8AH)
 Les registres utilisés par le PORTA :
 Le registre TRISA (adresse 85H)

 Le registre PORTA (adresse 05H)
 Les registres utilisés par le PORTB :
 Le registre TRISB (adresse 86H)

 Le registre PORTB (adresse 06H)
 Les registres utilisés par le TIMER :
 Le registre TMRO (adresse 01H)

 Le registre OPTION (adresse 81H)
 Les registres utilisés par l’EEPROM :
 Le registre EEDATA (adresse 08H):

 Le registre EEADR (adresse 09H)
 Le registre EECON1 (adresse 88H)
 Le registre EECON2 (adresse 89H)
4- Remarques:
 Chaque E/S est compatible TTL.

 La configuration de chaque BIT du port est déterminée avec les registres TRISA et
TRISB.
 La broche RA4 est multiplexée avec l'entrée d'horloge du registre TMRO.
 La broche RB0 est multiplexée avec l'interruption INT.
 Les broches RB4 à RB7, à condition qu'elles soient configurées en ENTREE, peuvent
générer une interruption lorsqu'elles changent d'états.
 Toutes les broches du PORTB bénéficient d'un "tirage au plus" interne.
190
Page Traiter Jeu d’instruction des PIC 16Fxxx
L.A.K
191 / F.cours °3B Classe : 2STE Prof : Equipe pédagogique
Jeu d’instruction
1- Structure des PIC 16F...:
P.C
13
13
0000H 000H
8 level stack
EEPROM/ROM 9
RAM
(13 bits)
PROGRAM 9 File Register
MEMORY FSR + GPR
9
8K x 14 bits 512 x 8 bits
1FFFH Direct 1FFH
14 8
7 Indirect
R.I F.S.R
Litteral
6 8 8
8
8
D.I
IRP RP1 RP0 …..
W A.L.U 7 6 5 ……..
STATUS
0 1
d 8
2- Le registre STATUS :
7 6 5 4 3 2 1 0
IRP RP1 RP0 /TO /PD Z DC C
C’est le registre d’état, il contient :

 5 bits, témoins (drapeaux) caractérisant le résultat de l’opération réalisée par la CPU
(lecture seule).
 /TO : (Time Out) débordement du timer WDT.
 /PD : (Power Down) caractérise l’activité du chien de garde WDT.
 Z : (zéro) résultat nul pour une opération arithmétique et logique.
 DC : (digit carry) retenue sur un quartet (4 bits).
 C : (carry) retenue sur un octet (8 bits).
 2 bits - RP1 et RP0 - de sélection de banc (Ecriture/lecture).
 1 bit - IRP - de sélection de page (Ecriture/lecture).
Au reset, seul le bit RP0 de sélection de banc est fixé à 0.
3- Le jeu d’instruction:
Un microcontrôleur est caractérisé non seulement par sa structure matérielle mais aussi par
son jeu d’instructions qui permet de traiter les données.
3.1- Les modes d’adressages:
191
L.A.K
 Littéral :
Dans ce mode d’adressage, la donnée est intégrée avec le code de l’opération.
MOVLW 0x55 ; charger la valeur 0x55 dans le registre W
 Direct :
Les 7 premiers bits de l’adresse du fichier, sont intégrés avec le code de l’opération.
Les 2 bits RP0, RP1 du registre STATUS sont utilisés pour compléter l’adresse sur 9 bits.
MOVF 0x55, W ; charger le contenu de l’adresse 0x55 dans W
 Indirect :
L’adresse du fichier est formée par le contenu du FSR et le bit IRP du registre STATUS.
MOVF INDF, W ; charger le contenu de la case mémoire pointée par le FSR.
3.2- Plan mémoire :
3.2.1. Plan mémoire en mode direct :
STATUS From opcode

RP1 RP0 6 5 4 3 2 1
BANK select Location select
00 01 10 11
000H 080H 100H 180H
07FH 0FFH 17FH 1FFH

BANK 0 BANK 1 BANK 2 BANK 3
3.2.2. Plan mémoire en mode indirect :
STATUS Registre FSR

IRP 6 5 4 3 2 1
BANK select Location select
0 0 1 0
000H 080H 100H 180H
07FH 0FFH 17FH 1FFH
BANK 0 BANK 1 BANK 2 BANK 3
Remarque : Le pic 16f84 ne possède que deux Bank
192
L.A.K
3.3- Le jeu d’instruction :

Le PIC16F84 a un jeu d’instructions relativement limité mais possède une architecture
interne (RISC) qui permet une programmation efficace et rapide (toutes les instructions,
exceptées les sauts, s'exécute en un cycle d'horloge).
Instructions opérant sur les registres STATUS Cycles
ADDWF F,d W+F {W,F ? d} C, DC, Z 1
ANDWF F,d W and F  {W,F ? d} Z 1
CLRF F Clear F Z 1
COMF F,d Complémente F  {W,F ? d} Z 1
DECF F,d Décrémente F  {W,F ? d} Z 1
DECFSZ F,d Décrémente F  {W,F ? d} skip if 0 1(2)
INCF F,d Incrémente F  {W,F ? d} Z 1
INCFSZ F,d Incrémente F  {W,F ? d} skip if 0 1(2)
IORWF F,d W or F  {W,F ? d} Z 1
MOVF F,d F  {W,F ? d} Z 1
MOVWF F W F 1
RLF F,d Rotation à gauche de F à travers C  {W,F? d} C 1
RRF F,d Rotation à droite de F à travers C  {W,F? d} C 1
SUBWF F,d F – W  {W,F ? d} C, DC, Z 1
SWAPF F,d Permute les 2 quartets de F  {W,F ? d} 1
XORWF F,d W xor F  {W,F ? d} Z 1
Instructions opérant sur les bits STATUS Cycles
BCF F,b Mise à 0 du bit b e F C, DC, Z 1
BSF F,b Mise à 1 du bit b de F Z 1
BTFSC F,b Teste le bit b de F, si 0 saute une instruction Z 1(2)
BTFSS F,b Teste le bit b de F, si 1 saute une instruction Z 1(2)
Instructions opérant sur les constantes STATUS Cycles
ADDLW K W+KW C, DC, Z 1
ANDLW K W and K  W Z 1
IORLW K W or K  W Z 1
MOVLW K LW Z 1
SUBLW K K–WW C, DC, Z 1
XORLW K W xor K  W Z 1
Autres instructions STATUS Cycles
CLRW Clear W Z 1
CLRWDT Clear Watchdog timer TO', PD' 1
CALL L Branchement à un sous programme de label L 2
GOTO L Branchement à la ligne de label L 2
NOP Pas d’opération 1
RETURN Retour d'un sous programme 2
RETFIE Retour d'interruption 2
RETLW K Retour d'un sous programme avec K dans W 2
SLEEP Se met en mode standby TO', PD' 1
193
Page Traiter Utilisation des ports A et B
L.A.K
194 / F.cours °3C Classe : 2STE Prof : Equipe pédagogique
Les Ports A et B
1- Structure:
Pour communiquer avec l'extérieur le PIC16f84 dispose de 2 ports : PORTA et PORTB. Les
ports sont bidirectionnels, ce qui signifie qu'ils peuvent être configurés et utilisés comme des
entrées ou des sorties. Le microcontrôleur reçoit les informations sur un port d'entrée :
 informations logiques issues de capteurs sur un ou plusieurs bits d'un port d'entrée,
 informations numériques codées sur 8 bits sur un port entier.
 informations analogiques variables dans le temps, si le PIC est doté d'un
convertisseur analogique / numérique.
Le microcontrôleur traite ces données et les utilisent pour commander des circuits qui
sont connectés sur un port de sortie.
RB7 RB6 RB5 RB4 RB3 RB2 RB1 RB0
PORTB7 PORTB6 PORTB5 PORTB4 PORTB3 PORTB2 PORTB1 PORTB0
TRISB7 TRISB6 TRISB5 TRISB4 TRISB3 TRISB2 TRISB1 TRIBA0

PIC 16 F 84
x x x TRISA4 TRISA3 TRISA2 TRISA1 TRISA0
x x x PORTA4 PORTA3 PORTA2 PORTA1 PORTA0
RA4 RA3 RA2 RA1 RA0
2- Le registre TRISA (Adresse 85H):
Le registre TRISA configure chaque E/S du PORTA en entrée ou en sortie. Apres un RESET,
toutes les E/S sont en entrée. Si le bit associé à la porte est à "1", alors elle sera configurée en
entrée. Si le bit est à "0", elle sera en sortie. La broche RA4 est multiplexée avec l'entrée
d'horloge du registre TMRO.
3- Le registre PORTA (Adresse 05H) :
Le PORTA est un port de 5 bits (RA0 à RA4). Chaque E/S est compatible TTL. La
configuration de chaque BIT du port est déterminée avec le registre TRISA.
4- Le registre TRISB (Adresse 86H) :
Le registre TRISB configure chaque E/S du PORTB en entrée ou en sortie. Apres un RESET,
toutes les E/S sont en entrée. Si le bit associé à la porte est à "1", alors elle sera configurée en
entrée. Si le bit est à "0", elle sera en sortie. La broche RB0 est multiplexée avec l'interruption
INT.
Les broches RB4 à RB7, à condition qu'elles soient configurées en entrée, peuvent générer
une interruption lorsqu'elles changent d'états. Enfin, toutes les broches du PORTB bénéficient
d'un "tirage au plus" interne.
194
L.A.K
5- Le registre TRISB (Adresse 86H) :
Le PORTB est un port bidirectionnel de 8 bits. Toutes les broches sont compatibles TTL.
La configuration du PORTB est réalisée avec le registre TRISB.
6- Configuration d’un PORTx :
Les registres TRISx appartiennent à la Bank 1 des SFR. Lors de l’initialisation du µC, il ne
faut pas oublier de changer de page mémoire pour les configurer. Pour configurer un PORTx, il
faut :
 Accéder à la Bank 1.
 Déterminer le mot à maître dans le registre TRISx.
 Mettre ce mot dans le registre de travail W.
 Transférer le contenu de W dans le registre TRISx.
 Accéder à la Bank 0, pour pouvoir accéder au PORTx.
7- Exemple Application :
7.1- Exemple 1 :
Configurer le PORTB en entrée,

Lire le contenu du PORTB.
Mettre le résultat dans la case mémoire d’adresse 0CH.
…………………………… ; accès à la Bank1 Bit n° 7 6 5 4 3 2 1 0

…………………………… ; PORTB … … … … … … … …
…………………………… ; PORTB en entrée TRISB … … … … … … … …
…………………………… ; accès à la Bank0
Hex …. ….
…………………………… ; W  PORTB
…………………………… ; (0CH)  W
7.2- Exemple 2 :
Configurer le PORTB en sortie.

Initialiser le PORTB à FFH.
…………………………… ; accès à la Bank1 Bit n° 7 6 5 4 3 2 1 0

…………………………… ; PORTB … … … … … … … …
…………………………… ; PORTB en sortie TRISB … … … … … … … …
…………………………… ; W  FFH Hex …. ….
…………………………… ; PORTB  W
7.3- Exemple 3 :
Configurer les broches RB1, RB3, RB5, RB7 du PORTB en entrée et les broches RB0, RB2,
RB4, RB6 du PORTB en sortie.
Bit n° 7 6 5 4 3 2 1 0
…………………………… ; accès à la Bank1 PORTB … … … … … … … …
…………………………… ;
…………………………… ; PORTB en sortie TRISB … … … … … … … …
…………………………… ; accès à la Bank0 Hex …. ….
195
L.A.K
7.4- Exemple 4 :
Configurer les broches RA2, RA3, RA4 du PORTA en entrée et les broches RA0, RA1 du
PORTA en sortie.
Bit n° 7 6 5 4 3 2 1 0
…………………………… ; accès à la Bank1 PORTA … … … … … … … …
…………………………… ; TRISA … … … … … … … …
…………………………… ;
Hex …. ….
7.5- Exemple 5 :
5v
Soit le montage suivant v
 Au repos les LEDs sont éteintes. RB0 LED0

 Une action sur le bouton poussoir BP0
P
RA0
BP1; allume toutes les LEDs. I
 Une action sur le bouton poussoir 5 C
BP0; éteint toutes les LEDs. v 1
6
Travail Demandé : F
BP1 RA1
Faire le programme (+ organigramme)
8
qui permet d’avoir le fonctionnement RB7 LED7
décrit ci-dessus. 4
7.5.1. Organigramme :
Début
…………………… PORTB en sortie

RA0, RA1 en entrée
…………………… Eteindre
les LEDs 7.5.2. Programme :
……………………………………
…………… BP1
enfoncé ?
……………………………………
……………………………………
Allumer ……………………………………
…………………… les LEDs ……………………………………
……………………………………
Loop1 ……………………………………
…………… BP0
enfoncé ? Loop2 ……………………………………
……………………………………
……………………………………
……………………………………
Loop3 ……………………………………
……………………………………
……………………………………
196
Page Traiter Porte Automatisée TEMPORISATION
L.A.K
197 / F.cours n°3D Classe : 2STE Prof : Equipe pédagogique
Sous programme de temporisation

1- Temporisation faible :
Dans ce cas, on utilise l’instruction NOP qui veut dire ‘ne rien faire’. Ainsi, le
microcontrôleur perd un cycle machine à ne rien faire.
L’horloge du microcontrôleur le PIC16F84, est associée à un quartz externe, elle génère
le signal qui cadence l'exécution des instructions. Chaque instruction du programme est traitée
en un cycle machine (une période de l'horloge avec une division interne par 4), exceptées les
sauts qui s'exécutent en deux cycles d'horloge.
Par exemple, si la fréquence du quartz est de 4 Mhz,
F = 4 Mhz F / 4 = 1 Mhz Un Cycle = 4 / F Un Cycle = 1 µs
Donc le temps d’exécution d’une instruction NOP est de 1 µs.
2- Temporisation moyenne :
2.1- Principe :
On utilise des sous programmes, appelés sous programmes de temporisation.

En général on charge un registre de la zone GPR, par une donnée 8 bits, et on passe le temps à
décrémenter ce fichier, jusqu’à ce que son contenu soit nul. Ainsi, le temps perdu à l’exécution
de ce sous programme est le temps de Temporisation.
2.2- Organigramme:
Tempo 1 Tempo 2
(0C)H  V (0C)H  V
(0C)H  (0C)H - 1 (0C)H  (0C)H - 1
Pas d’opération
Non
(0C)H = 00 H
Non
(0C)H = 00 H
Retour
Retour
2.3- Programme:
Sous programme Tempo Nb de Cycle Sous programme Tempo Nb de Cycle

…………………….. 1 …………………….. 1
…………………….. 1 …………………….. 1
Loop …………………….. 1(2) Loop …………………….. 1
…………………….. 2 …………………….. 1(2)
…………………….. 2 …………………….. 2
…………………….. 2
197
Page Traiter Porte Automatisée TEMPORISATION
L.A.K
2.4- Calcul de la Temporisation :
La boucle se répète v fois, donc les instructions DECFSZ et GOTO pour le sous programme
n°1 (NOP, DECFSZ et GOTO pour le sous programme n°2) sont répétées, aussi v fois.
Tempo 1 = …..………………………………………………………….
Tempo 2 = …..………………………………………………………….
Si la fréquence du quartz est égale à 4 Mhz : Un Cycle = ……….………………….
La temporisation est maximale, pour VMAX
Tempo 1MAX = …..………………………………………………………….
Tempo 2MAX = …..………………………………………………………….
3- Temporisation grande :
3.1- Principe :
On utilise des boucles imbriquées et on ajuste par des NOP.
3.2- Organigramme: 3.3- Programme:

Tempo
(0C)H  n Nb de
Sous programme Tempo
Cycle
Tempo …………………….. 1
(0D)H  m
…………………….. 1
Lab1 …………………….. 1
(0D)H  (0D)H - 1 …………………….. 1
Lab2 …………………….. 1(2)
Non …………………….. 2
(0D)H = 00 H
………………...….. 1(2)
…………………….. 2
…………………..... 2
(0C)H  (0C)H - 1
Non
(0C)H = 00 H
Retour
3.4- Calcul de la Temporisation :
Tempo = ………………………….……………………………….
Tempo = ………………………….……………………………….
Si la fréquence du quartz est égale à 4 Mhz : Un Cycle = …………………………
La temporisation est maximale, pour nMAX et mMAX
Tempo MAX = ………………………….……………………………….
Tempo MAX = ………………………….……………………………….
Tempo MAX = ………………………….……………………………….
198
Page Traiter TIMER DU 16 F 84
L.A.K
199 / F.cours n°3E Classe : 2STE Prof : Equipe pédagogique
TIMER DU 16 F 84
1- Présentation :
Le PIC 16F84 dispose d’un TIMER, c’est un module programmable dont les fonctions
principales sont :
 La génération de signaux périodiques (astable),
 La génération d'impulsions (monostable),
 Le comptage d'évènements (compteur),
 La génération de signaux PWM (modulation de largeur d'impulsions pour les MCC).
2- Les registres du TIMER0 :
 Le registre TMRO :
Ce registre de 8 bits s'incrémente de "1" a chaque impulsion de l'horloge interne
(Fosc/4) ou par une horloge externe appliquée sur la broche TOCKI/ RA4. Il est associé au
module Timer/Compteur. Ce registre se trouve à l’adresse 01H.
 Le registre OPTION :
Ce registre contiens les bits de contrôles du PRESCALER, de l'interruption externe INT,
de la sélection Timer/Compteur et du "tirage au plus" du PORTB. Ce registre se trouve à
l’adresse 81H.Ce registre se trouve à l’adresse 81H.
3- Fonctionnement :
3.1- Schéma simplifié :
T0CKI pin 0
Fosc/4 Data Bus
0 8
Sync with
1 Programable internal TMR0
Prescaler clocks
1
2 cycle delay
T0SE 3
T0CS Set interrupt
PSA flag bit T0IF
PSA1, PSA2, PSA3 on overflow
3.2- Structure du registre OPTION :
bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0

RBPU INTEDG TOCS TOSE PSA PS2 PS1 PS0
BIT 7: RBPU -PORTB Pull-Up-.

RBPU=1 Le "tirage au plus" interne du PORT B est désactivé.
RBPU=0 Le "tirage au plus" interne du PORT B est activé.
BIT 6: INTEDG -INTerrupt EDGe-

INTEDG=1 alors la broche RBO/INT génère une interruption sur un front montant.
INTEDG=0 alors la broche RBO/INT génère une interruption sur un front
descendant.
199
Page Traiter TIMER DU 16 F 84
L.A.K
200 / F.cours n°3E Classe : 2STE Prof : Equipe pédagogique
BIT 5: TOCS -TMRO Clock Source-

Il permet de sélectionner le mode de fonctionnement du Timer/Compteur.
TOCS=1 sélection de l'horloge externe (broche RA4) qui correspond au COMPTEUR.
TOCS=0 sélection de l'horloge interne et permet au module de travailler en mode
TIMER.
BIT 4: TOSE -TMRO Source Edge-

Ce bit détermine sur quel front -montant ou descendant- l'entrée RA4 incrémentera le
registre TMRO.
TOSE=1 Front descendant.
TOSE=0 Front montant.
Bit 3: PSA -PreScaler Assignment-

PSA=1 alors le Prescaler est associé avec le WDT.
PSA=0 alors le Prescaler est associé avec le TIMER.
Bit 0, 1, 2: PS0, PS1, PS2 – Prescaler Select -

Ces trois bits effectuent une division de la fréquence d'horloge du Prescaler.
RATIO RATIO
PS2 PS1 PS0
TMRO WDT
0 0 0 1:2 1:1
0 0 1 1:4 1:2
0 1 0 1:8 1:4
0 1 1 1:16 1:8
1 0 0 1:32 1:16
1 0 1 1:64 1:32
1 1 0 1:128 1:64
1 1 1 1:256 1:128
Remarque :
Lorsque le TIMER0 déborde, le BIT TOIF du registre INTCON passe à 1; après utilisation,
n’oublier pas de remettre TOIF à zéro.
4- Le WATCHDOG :
C’est un compteur incrémenté en permanence – Free running – par l’horloge interne.

Ce compteur 8 bits, quand il arrive à FF – WDT Time Out – est capable de réinitialiser le
microcontrôleur.
La durée d’un cycle de comptage est réglable grâce au Prescaler partagé avec le Timer 0.
 Caractéristiques:
 Désactivation au démarrage ;
 Remis à 0 sur appel de CLRWTD ;
 Redémarre le PIC placé en mode SLEEP: Signalé par bit TO de statut
 Utilisation
 Détection boucle dans programme (possible sur faute électrique ou du
programmeur)
 Réveil après SLEEP.
200
Page Traiter EEPROM DU 16 F 84
L.A.K
201 / F.cours n°3F Classe : 2STE Prof : Equipe pédagogique
EEPROM DU 16 F 84
1- Présentation :
Le PIC 16F84 possède une EEPROM de 64 octets pour y stocker les données.
Contrairement à l’EEPROM de programme, elle n’est pas adressée par le PC, mais par un
registre séparé appelé EEADR se trouvant à l’adresse 09H dans le fichier des registres. Les
données sont accessibles par le registre EEDATA d’adresse 08H. 2 registres de contrôle sont
associés à cette mémoire EECON1 et EECON2 d’adresse 88H et 89H. La durée d’écriture d’un
octet est de l’ordre de 10ms.
2- Les registres :
 Le registre EEDATA :
Ce registre permet de lire ou d'écrire une donnée dans la mémoire non volatile
(EEPROM).
 Le registre EEADR :
Ce registre contient l'adresse de la donnée se trouvant dans l'EEPROM.
 Le registre EECON1 :
C'est un registre de contrôle qui permet d'exécuter une lecture ou une écriture dans
l'EEPROM. Seuls les 5 bits de poids faible sont utilisés.
 Le registre EECON2 :
Ce registre est exclusivement utilisé pour les séquences d'écritures dans l'EEPROM. Il n'a
pas d'adresse physique et la lecture de ce registre retourne une valeur nulle.
Une donnés ne peut être écrite qu’après avoir écrit successivement 0x55 et 0xAA dans EECON2.
3- Structure du registre EECON1 :

x x x EEIF WRERR WREN WR RD
Bit 0: RD - ReaD EEPROM-

Lorsque ce bit est mis à "1", il indique au microcontrôleur que l'on souhaite une lecture
de l'EEPROM. Après le cycle de lecture, il est mis automatiquement à 0.
Bit 1: WR -WRite EEPROM-

Lorsque ce bit est mis à "1", il indique au microcontrôleur que l'on souhaite une écriture
de l'EEPROM. Après le cycle d'écriture, il est mis automatiquement à 0.
Bit 2: WREN - WRite ENABLE EEPROM -

C'est un bit de confirmation d'écriture dans l'EEPROM. En effet, il ne suffit pas de définir
un cycle d'écriture uniquement avec le bit WR. Il faut impérativement valider le bit
WREN (WREN=1) pour autoriser une écriture.
Bit 3: WRERR -EEPROM WRite ERROR flag-

Ce drapeau indique qu'une erreur s'est produite lors d'un cycle d'écriture dans l'EEPROM.
WRERR=1 une opération d'écriture a échoué.
WRERR=0 le cycle d'écriture s'est déroulé normalement.
Bit 4: EEIF -EEPROM Interrupt Flag-

EEIF est un drapeau qui génère une interruption lorsqu'un cycle d'écriture s'est déroulé
normalement. Il doit être mis à 0 lors de la routine d'interruption.
EEIF=1 l'opération s'est déroulé correctement.
201
Page Traiter EEPROM DU 16 F 84
L.A.K
202 / F.cours n°3F Classe : 2STE Prof : Equipe pédagogique
EEIF=0 soit l'opération n'a pas commencé, soit n'est pas terminée.
4- Ecriture et lecture de l’EEPROM :
4.1- Lecture d’une donnée :
 Placer l’adresse de la donnée à lire dans EEADR.

 Mettre le bit RD de EECONN1 à 1.
 Lire le contenu du registre EEDATA.
………………………………. ; Bank 0
………………………………. ;
………………………………. ; l’adresse à lire
………………………………. ; Bank 1
………………………………. ; lecture EPROM
………………………………. ; Bank 0
………………………………. ; W  EEDATA
4.2- Ecriture d’une donnée :
 Placer l’adresse de la donnée à écrire dans EEADR.

 Placer la donnée à écrire dans EEDATA.
 Mettre le bit WREN de EECONN1 à 1 pour autoriser l’écriture.
 Placer 0x55 dans EECON2.
 Placer 0xAA dans EECON2.
 Mettre le bit WR de EECONN1 à 1.
 Attendre que le bit EEIF soit à 1.
 On peut utiliser l’interruption produite par EEIF en la validant par le bit EEIE de
INTCON.
 N’oublier pas de remettre EEIF à 0.
………………………………. ; Bank 0
………………………………. ;
………………………………. ; définition de l’adresse
………………………………. ;
………………………………. ; définition de la donnée
………………………………. ; Bank 1
………………………………. ; autorisation de l’écriture
………………………………. ;
………………………………. ; écriture de 0x55
………………………………. ;
………………………………. ; écriture de 0xAA
………………………………. ; écriture dans EEPROM
Lab ………………………………. ;
………………………………. ; écriture terminée
………………………………. ; Bank 0
202
Page Traiter Interruptions du 16F84
L.A.K
203 / F.cours n°3G Classe : 2STE Prof : Equipe pédagogique
Interruptions du 16 F 84
1- Interruptions du PIC 16 F 84 :
Le PIC 16 F 84 possède 4 sources d’interruption :

 Changement d'état du PORTB (RB4 à RB7)
 Front montant ou descendant sur la broche RB0/INT
 Dépassement du registre TMRO (passage de FF à 00)
 Déroulement normal d’un cycle d'écriture dans L'EEPROM.
Ces interruptions sont validées :

 Globalement par le bit GIE du registre INTCON.
 Localement par les bits EEIE, RTIE, INTE et RBIE du registre INTCON.
4 drapeaux pouvant provoquer l’interruption correspondante :

 EEIF du registre EECON1.
 T0IF, INTF, RBIF du registre INTCON.
2- Service d’une interruption :
Le service d’une interruption comporte les actions suivantes :

 Le drapeau correspondant passe a 1.
 PC est empilé puis affecté de l’adresse 004.
 Le masque GIE est automatiquement mis a 0 pour interdire d’autres interruptions.
 Fin (instruction RETIE)
 PC est dépilé
 GIE est remis a 1
Le programme doit:
 Identifier la source de l’interruption en consultant les drapeaux.
 Remettre à 0 le drapeau qui a provoqué l’interruption.
 Sauvegarder éventuellement certains registres.
3- Le registre INTCON:
Le registre INTCON contient tous les bits de validation de chaque source d'interruption
ainsi que leur drapeau (Flag). Les drapeaux doivent être mise à 0 après l'interruption.

GIE EEIE TOIE INTE RBIE TOIF INTF RBIF
Bit 0: RBIF -RB port change Interrupt Flag-

C'est un drapeau d'interruption qui indique un changement d'état du PORT B (RB4 à RB7).
RBIF=1 une broche (RB4 à RB7) à changé d'état.
RBIF=0 pas de changement d'état.
Bit 1: INTF -INT Interrupt Flag-

Drapeau d'interruption de l'entrée RB0.
RBIF=1 une interruption est apparue.
RBIF=0 pas d'interruption.
203
Page Traiter Interruptions du 16F84
L.A.K
204 / F.cours n°3G Classe : 2STE Prof : Equipe pédagogique
Bit 2: TOIF -TMRO Overflow Interrupt Flag-

Ce drapeau indique un dépassement du registre TMRO (passage de FF à 00).
TOIF=1 dépassement de TMRO.
TOIF=0 pas de dépassement.
Bit 3: RBIE -RB Interrupt Enable-

Valide ou non de l'interruption généré par le changement d'état du PORT B (RB4 à RB7).
RBIE=1 Autorise l'interruption.
RBIE=0 Les changement d'état du PORTB (RB4 à RB7) ne généront pas
d’interruption.
Bit 4: INTE -INT Interrupt Enable-

Valide ou non de l'interruption généré par la broche RB0/INT
INTE=1 Valide l'interruption INT.
INTE=0 Pas d'interruption provenant de INT.
BIT 5: TOIE -TMRO Overflow Interrupt Enable-

Autorise ou non l'interruption provoqué par le dépassement du registre TMRO (passage de
FF à 00)
TOIE=1 Valide l'interruption.
TOIE=0 Pas d'interruption provenant du registre TMRO.
BIT 6: EEIE -EE write Interrupt Enable-

Autorise ou non une interruption lorsqu'un cycle d'écriture dans L'EEPROM s'est déroulé
normalement.
EEIE=1 Génère une interruption lorsqu’un cycle d'écriture c'est déroulé
normalement.
EEIE=0 Pas d'interruption.
BIT 7: GIE -Global Interrupt Enable-

Autorise ou non toutes les interruptions.
GIE=1 Toutes les interruptions sont prises en compte par le microcontrôleur.
GIE=0 Aucune interruption ne sera validée.
204
L.A.K
205 / F.cours n°4A Classe : 2STE Prof : Equipe pédagogique
Le PIC 16 F 877
1- Caractéristiques:

Une mémoire programme de type EEPROM flash de 8K mots de 14 bits,
Une RAM donnée de 368 octets,
Une mémoire EEPROM de 256 octets,
05 ports d'entrée sortie, A (6 bits), B (8 bits), C (8 bits), D (8 bits) et E (3 bits)
Convertisseur Analogiques numériques 10 bits à 8 entrées sélectionnables ,
USART, Port série universel, mode asynchrone (RS232) et mode synchrone
SSP, Port série synchrone supportant I2C
Trois TIMERS avec leurs Prescalers, TMR0, TMR1, TMR2
Deux modules de comparaison et Capture CCP1 et CCP2
15 sources d'interruption,
Générateur d'horloge, à quartz (jusqu‟ à 20 MHz)
Protection de code,
Tension de fonctionnement de 2 à 5V,
Jeux de 35 instructions
2- Structure externe du PIC 16F877 :
2.1- Brochage:
3- Structure interne du PIC 16F877 :
3.1- Synoptique
205
L.A.K
4- Organisation de la mémoire RAM
L’espace mémoire RAM adressable est de 512 positions de 1 octet chacune :

- 96 positions sont réservées au SFR (Special Function Registers) qui sont les registres de
configuration du PIC.
- Les 416 positions restantes constituent les registres GPR (General Propose Registers) ou RAM
utilisateur. Sur le 16F876 et 16F877, 3 blocs de 16 octets chacun ne sont pas implantés
physiquement d’où une capacité de RAM utilisateur de 368 GPR.
206
L.A.K
4.1- Accès à la mémoire RAM
Voir fiche de cours n° 3B (page 2/3)
4.2- Registres de configuration et leurs positions dans la RAM
207
L.A.K
4.4- Les registres de configuration avec leurs états après un RESET
208
Page Traiter Les Timers Classe :
L.A.K
209 / F.cours n°4B 2STE Prof : Equipe pédagogique
Les périphériques internes

1-Le Timer TMR0 (Voir f.cours n° 3E page 1/2 )
2-Le Timer TMR1
2.1- Synoptique du Timer TMR1
TMR1 est un Timer/Compteur 16 bits accessible en lecture/écriture par l'intermédiaire des

registres 8 bits TMR1H (bank0) et TMR1L (bank0) qui constituent sa partie haute et sa partie
basse. On le configure à l'aide du registre T1CON (bank0).
TMR1 peut fonctionner dans 3 modes différents :

- Timer Synchrone (horloge interne)
- Compteur Synchrone (horloge externe)
- Compteur Asynchrone (horloge externe)
Le bit de contrôle TMR1CS détermine le fonctionnement en Timer ou en Compteur et le bit
T1SYNC détermine le mode de fonctionnement en synchrone ou en asynchrone
 TMR1 peut être arrêté/démarré à l'aide du bit TMR1ON
 TMR1 peut être RAZ à l'aide du module de capture/comparaison CCP
 TMR1 peut être précédé d'un prédiviseur (Prescaler) qui peut diviser la fréquence par
1, 2, 4 ou 8 selon la valeur des bits T1CKPS1 et T1CKPS0
 A son débordement (FFFFh —> 0000h) le drapeau PIR1.TMR1IF (bank0) est positionné
ce qui peut déclencher l'interruption périphérique TMR1I si elle est validée par son bit
de validation PIE1.TMR1IE (bank1).
2.2- Le mode timer
Dans ce mode, TMR1 est incrémenté par l’horloge système Fosc/4 éventuellement prédivisée.
Le bit de synchronisation n'a pas d'effet car l'horloge Fosc/4 est toujours synchronisée sur
l'horloge système.
2.3- Le mode compteur
209
L.A.K
Dans ce mode, TMR1 est incrémenté à chaque front montant de l'horloge externe T1CKI (RC0)
ou l'horloge interne générée par l’oscillateur dédié T1OSC à condition de positionner le bit
T1OSCEN à 1 et de brancher un quartz entre les broche RC0 et RC1.
Remarque : En mode compteur, RC0 et RC1 sont automatiquement configurées en entrée, on
n’a pas besoin de configurer les bits TRISC,0 et TRISC,1
2.4- Le registre de control de T1CON
—— —— T1CKPS1 T1CKPS0 T1OSCEN T1SYNC TMR1CS TMR1ON
T1CKPS1, T1CKPS0 : Control du prescaler

00 : division par 1
01 : division par 2
10 : division par 4
11 : division par 8
T1OSCEN : Validation de l'Oscillateur associé à TMR1

0 : Oscillateur arrêté
1 : Oscillateur activé
T1SYNC : Synchronisation de l'horloge externe (ignoré en mode timer)

0 : Synchronisation
1 : pas de synchronisation
TMR1CS : Choix de l'horloge du Timer

0 : horloge système (Fosc/4) : mode timer
1 : Horloge externe : mode compteur
TMR1ON : Démarrer arrêter le timer

0 : Timer stoppé
1 : Timer en fonctionnement
3- TIMER TMR2
210
L.A.K
- TMR2 est un timer 8 bits accessible en lecture écriture constitué de :

 un registre de control T2CON (bank0)
 un prédiviseur (1, 4,16)
 un registre de période PR2 (bank1) accessible en lecture/écriture

 un comparateur,
 un postdiviseur (1 à 16)
 TMR2 est incrémenté par l'horloge interne Fosc/4. Il commence à 0 et quant il atteint
la valeur du registre PR2, le comparateur génère un signal qui :
Remet TMR2 à 0
 incrémente le postscaler qui fonctionne comme un diviseur de fréquence
Comme le comptage commence à 0, si PR2=N, alors le comparateur annonce une
égalité tous les N+1 coups d’horloge
 Au débordement du postscaler, le drapeau PIR1.TMR2IF est positionné,
l'interruption correspondante et déclenchée si elle est validée
 TMR2 est remis à zéro à chaque RESET
 Le prescaler et le postscaler sont initialisés à chaque écriture dans TMR2 ou dans
T2CON et au RESET du processeur
 Le fonctionnement de TMR2 est configuré à l'aide du registre de control T2CON :
—— TOUTPS3 TOUTPS2 TOUTPS1 TOUTPS0 TMR2ON T2CKPS1 T2CKPS0
TOUTPS3:TOUTPS0 : ratio du postscaler

0000 : division par 1
...
TMR2ON : démarrer ou arrêter TMR2
0 : TMR2 off
1 : TMR2 on
T2CKPS1, T2CKPS0 : ratio du prescaler

00 : prédiviseur par 1
01 : prédiviseur par 4
1x : prédiviseur par 16
211
Page Traiter Les modules CCP
L.A.K
212 / F.cours n°4C Classe : 2STE Prof : Equipe pédagogique
Les périphériques internes (suite)

1-Les modules de comparaison, capture et PWM
Il y a deux modules identiques CCP1 et CCP2 composés chacun d'un registre

16 bits. Ils peuvent opérer soit comme un registre 16 bits de capture, soit comme un registre 16
bits de comparaison, soit enfin comme un registre 8 bits pour générer du PWM.
Le module CCP1 est constitué de deux registres de 8 bits : CCPR1L en h'15' page 0 et CCPR1H en
h'16' page 0. Ce module est contrôlé par le registre CCP1CON en h'17' page 0. La sortie en mode
COMPARE ou mode PWM et l'entrée en mode CAPTURE se font par la broche PC2.
Le module CCP2 est constitué de deux registres de 8 bits : CCPR2L en h'1B' page 0 et CCPR2H en
h'1C' page 0. Ce module est contrôlé par le registre
CCP2CON en h'1D' page 0. La sortie en mode COMPARE ou mode PWM et l'entrée en mode
CAPTURE se font par la broche PC1.
En mode COMPARE ou CAPTURE, les modules utilisent le TIMER 1. En mode PWM, ils utilisent le
TIMER 2.
Les registres de contrôles CCP1CON et CCP2CON sont identiques. On ne décrira que CCP1CON.
CCP1CON : (h’17’ : page 0). (et CCP2CON en h'1D' : page 0.)
Au reset : CCP1CON = 00000000

bit 7 et bit 6 : bits non implémentés.
bit 5 et bit 4 : CCP1X et CCP1Y :
Bits non utilisés en modes Compare et Capture.
Ce sont les 2 bits LSB pour le Duty cycle en mode PWM. Les 8 bits MSB sont dans le registre
CCPR1L en h'15' page 0.
bit 3 à bit 0 : CCP1M3 à CCP1M0 : bits de sélection du mode.
0 0 0 0 = Module CCP stoppé.
0 1 0 0 = Mode Capture à chaque front descendant.
0 1 0 1 = Mode Capture à chaque front montant.
0 1 1 0 = Mode Capture tous les 4 fronts montants.
0 1 1 1 = Mode Capture tous les 16 fronts montants.
1 0 0 0 = Mode Compare. Pin de sortie mise à "1" et Flag CCP1IF = 1 à l'égalité.
1 0 0 1 = Mode Compare. Pin de sortie mise à "0" et Flag CCP1IF = 1 à l'égalité.
1 0 1 0 = Mode Compare. Génération d'une Interrup. et Flag CCP1IF = 1 à l'égalité.
1 0 1 1 = Mode Compare. Evénement spécial généré et Flag CCP1IF = 1 à l'égalité.
1 1 x x = Mode PWM.
1.1-Mode compare
Les deux modules CCP étant identiques on ne décrira que le module 1.

Les 16 bits des registres CCPR1 (CCPR1H et CCPR1L) sont constamment comparés avec le valeur
sur 16 bits des registres du Timer 1 (TMR1H et TMR1L). Quand il y a égalité, la broche
préalablement programmée en sortie PC2, passe soit à "1" soit à "0" suivant la configuration des
4 bits CCP1M du registre CCP1CON.
Au même instant le Flag CCP1IF est mis à "1".
En mode Compare, les événements spéciaux générés quand il y a égalité sont:
212
L.A.K
 Pour CCP1: reset du Timer 1.

 Pour CCP2 : reset du Timer 1 et démarrage d'une conversion A/D .Dans ce cas la
broche de sortie n'est pas affectée, mais le Flag CCP1IF est mis à "1". Il est rappelé
que ce Flag doit être remis à "0" par soft.
1.2-Mode capture
Quand un événement extérieur apparaît sur la broche préalablement programmée en entrée

PC2, la valeur des 16 bits des registres du Timer 1 (TMR1L et TMR1H) est recopiée dans les
registres CCPR1 (CCPRIH et CCPR1L). Cet événement est programmable par les 4 bits CCP1M du
registre CCP1CON. La capture peut avoir lieu à chaque front descendant, à chaque front
montant, tous les 4 ou tous les 16 fronts montants.
Quand la capture a eu lieu, le flag CCP1IF est mis à "1". Ce bit doit être remis à "0" par soft.
Si une nouvelle capture survient alors que la valeur dans CCPR1 n'a pas été lue, l'ancienne
valeur est perdue.
Les fonctions de Capture et de Compare sur le Timer1 par les modules CCP1 et CCP2 peuvent
générer une interruption quand le Flag CCP1IF passe à "1" si le bit d'autorisation CCP1IE du
registre PIE1 est mis à "1".
1.3-Mode PWM
Il s’agit d’obtenir, dans ce mode, un signal de fréquence fixe et dont la durée de l’état haut
peut être modulée (PWM = Pulse Width Modulation = MLI = Modulation de largeur d'impulsion ou
rapport cyclique variable).
Ce mode permet la génération d'un ou

de deux signaux PWM, et utilise au
plus 2 sorties : CCP1 (RC2) et CCP2
(RC1).
Les broches du port C correspondant à

CCP1 et CCP2 doivent être configurées
en sortie grâce au registre de direction
TRISC pour pouvoir générer un signal PWM.
La période est obtenue par comparaison sur
8 bits du timer2 et du registre de période PR2.
Le rapport cyclique est obtenu par comparaison du timer2 avec le registre CCPRxL. La
résolution sur le rapport cyclique peut être de 8 à 10 bits, car 2 bits supplémentaires du
registre CCPxCON permettent de réaliser une comparaison sur 10 bits.
Ce mode PWM Utilise le Timer 2 ainsi que les registres CCPRxL et CCPxCON (x = 1 ou 2 selon la
sortie considérée). Rem: Des registres CCPRxH sont utilisés (esclave de CCPRxL) mais ne sont
pas accessibles par l'utilisateur.
- CONFIGURATION DE CCPXCON
Les bits 2 et 3 de mode du registre CPPxCON (x=1 ou 2) doivent être configurés à 1 pour être en
mode PWM (voir doc PIC pour plus de détails) :
213
L.A.K
_ Rapport cyclique
TDC : Durée de l’état de l’état haut du signal PWM.

COMP : Registre de comparaison 10 bits obtenu par la concaténation de CCPRxL (contient les
8 bits de poids forts) et des bits 5, 4 de CCPxCON (contient les 2 bits de poids faibles).
INITIALISATION CORRESPONDANT À CE MODE PWM
1. Configuration des broches du port C correspondant à CCP1 et CCP2 en sortie par une écriture
dans le registre TRISC.
2. Initialisation de CCPxCON = 0 (Tout les modes sont sur arrêt: capture, comparaison et
PWm). Et TMR2 = 0 (Pour démarrage final du Timer 2).
3. Ecriture dans le registre PR2 afin d’établir la période (en choisissant déjà le rapport de
prédivision d'horloge du Timer 2).
4. Ecriture dans le registre CCPRxL afin d’établir le rapport cyclique initial (sur les 8 bits de
poids forts).
5. Ecriture dans le CCPxCON afin de configurer le mode PWM et d’établir le rapport cyclique
initial (sur 10 bits) à l'aide des bits CPPxY et CPPxX (2 bits de poids faibles).
6. Définition du rapport de prédivision d’horloge du Timer 2 et démarrage du Timer ,2 par une
écriture dans le registre T2CON.
5.3.4- Exemple d’utilisation du module CCP (Voir TD)
214
L.A.K

1- Convertisseur analogique/numérique
1.1- PRESENTATION :
Il s’agit d’un convertisseur A/N 10 bits à 8 entrées. Les 5 premiers sont sur le PORTA en
RA0, RA1, RA2, RA3 et RA5. Les 3 entrées supplémentaires sont sur le PORTE en RE0, RE1, RE2.Les
tensions de références haute et basse peuvent être choisies par programmation comme suit :
 Vref+ peut être VDD ou la broche RA3.
 Vref- peut être VSS ou la broche RA2.
Ce module convertisseur A/N utilise 4 registres qui sont :
 ADRESH en page 0 : MSB des 10 bits résultat.
 ADRESL en page 1 : LSB des 10 bits résultat.
 ADCON0 en page 0 : registre de contrôle n°0 du module CAN.
 ADCON1en page 1 : registre de contrôle n°1 du module CAN.
Une conversion commence toujours par la mise à 1 du bit GO/DONE du registre

ADCON0. Lorsque la conversion est terminée ce bit repasse à 0.La valeur résultante N de la
conversion est le contenu de ADRESH: ADRESL est égale à :
Vin – Vref-
Si Vref+ = VDD = 5V et Vref- = VSS = 0V N = ─────── x 1023
Alors : N = 1023 * (VIN / 5) Vref+ – Vref-
VDD et VSS sont les tensions d’alimentation du microcontrôleur le PIC16 F 877
1.2- ORGANISATION INTERNE :
CHS2 CHS1 CHS0
111
RE2 / AN7
110
RE1 / AN6
101
Vin RE0 / AN5
Tension à convertir 100
A/D RA5 / AN4
011
Converter RA3 / AN3 / Vref+
010
RA2 / AN2 / Vref-
001
RA1 / AN1
VDD 000
RA0 / AN0
Vref+
Vref-
VSS
215
L.A.K
1.3- Le Registre ADCON1 :
IL permet de choisir une configuration parmi les 16 proposées.

La configuration de ce registre ne dispense pas de configurer les registres de directions des
PORTA et PORTE respectivement TRISA et TRISE.
ADFM — — — PCFG3 PCFG2 PCFG1 PCFG0
Bit 7 ADFM: A/D Result Format Select bit

1 = le résultat sera justifié à droite.
0 = le résultat sera justifié à gauche.
Bit 3-0 PCFG3…PCFG0: A/D Port Configuration Control bits
PCFG3 AN7 AN6 AN5 AN4 AN3 AN2 AN0R AN0

VREF+ VREF- CHAN
PCFG0 RE2 RE1 RE0 RA5 RA3 RA2 A0 RA0
0000 A A A A A A A A VDD VSS 8/0
0001 A A A A VREF + A A A RA3 VSS 7/1
0010 D D D A A A A A VDD VSS 5/0
0011 D D D A VREF + A A A RA3 VSS 4/1
0100 D D D D A D A A VDD VSS 3/0
0101 D D D D VREF + D A A RA3 VSS 2/1
011x D D D D D D D D VDD VSS 0/0
1000 A A A A VREF + VREF - A A RA3 RA2 6/2
1001 D D A A A A A A VDD VSS 6/0
1010 D D A A VREF + A A A RA3 VSS 5/1
1011 D D A A VREF + VREF - A A RA3 RA2 4/2
1100 D D D A VREF + VREF - A A RA3 RA2 3/2
1101 D D D D VREF + VREF - A A RA3 RA2 2/2
1110 D D D D D D D A VDD VSS 1/0
1111 D D D D VREF + VREF - D A RA3 RA2 1/2
A = Analog input D = Digital I/O

Résultat sur 10 bits
ADFM = 1 ADFM = 0
Justification à Droite Justification à Gauche
7 21 0 7 0 7 0 7 6 5 0
00000000 00000000
ADRESH ADRESL ADRESH ADRESL

1.4- Le Registre ADCON0 :
Ce registre permet de définir l’horloge de conversion, le canal à convertir, la mise en

fonctionnement du CAN, et le lancement d’une conversion.
ADCS1 ADCS0 CHS2 CHS1 CHS0 GO/DONE — ADON
216
L.A.K
Bit 7-6 ADCS1:ADCS0: A/D Conversion Clock Select.

Ces 2 bits permettent de choisir la vitesse de conversion:
00 = FOSC/2
10 = FOSC/32
01 = FOSC/8
11 = FRC (oscillator RC interne)
Bit 5-4-3 CHS2:CHS0: Analogue Channel Select bits

Ces 3 bits permettent de choisir le canal qui va être converti:
CHS2 CHS1 CHS0 Canal sélectionné

0 0 0 RA0/AN0
0 0 1 RA1/AN1
0 1 0 RA2/AN2
0 1 1 RA3/AN3
1 0 0 RA5/AN4
1 0 1 RE0/AN5
1 1 0 RE1/AN6
1 1 1 RE2/AN7
Bit 2 GO/DONE: A/D Conversion Status bit

1 = démarre la conversion.
0 = la conversion est terminée.
Bit 0 AD ON: A/D On bit

0 = convertisseur A/N en arrêt.
1= convertisseur A/N en service.
1.5- Exemple d’utilisation (Voir TD)
217
Page Traiter USART
L.A.K

1-Le bus de communication USART
Elle utilise les pins 6 et 7 du PORT C: PC6 = Tx DATA et PC7 = Rx DATA

Les 5 registres utilisés sont :
Registre Emission : TXREG en h'19' page 0.
Registre Réception: RCREG en h'1A' page 0.
Registre d'état Emission : TXSTA en h'98' page 1.
Registre d'état Réception : RCSTA en h'18' page 0.
Registre du choix de la vitesse : SPBRG en h'99 page 1.
TXSTA REGISTER : (h’98’ : page 1).
Au reset : TXSTA = 00000010

Bit 7 : CSRC= Clock Source en synchrone. Sans importance en asynchrone.
Bit 6 : TX9 = Autorisation d'émission sur 9 bits.
1 = Autorisé.
0 = Non autorisé.
Bit 5 : TXEN = Autorisation d'émission.
1 = Autorisé.
0 = Non autorisé.
Bit 4 : SYNC = Sélection mode Synchrone / Asynchrone.
1 = Mode synchrone.
0 = Mode asynchrone.
Bit 3 : Non implémenté
Bit 2 : BRGH = Sélection vitesse rapide en mode asynchrone.
1 = Vitesse haute sélectionnée.
0 = Vitesse basse sélectionnée.
Bit 1 : TRMT = bit d'état du registre à décalage Emission.
1 = Registre vide, donc émission terminée.
0 = Registre plein, donc émission en cours.
Bit 0 : TX9D = 9eme bit de Data transmise.
Ce bit peut être le bit de la parité.
SPBRG REGISTER : (h’99’ : page 1).
Le Baud Rate Generator est un registre 8 bits qui contient le facteur de division (N) de l'horloge
interne qui permet d'obtenir la vitesse commune d'émission et de réception.
En mode Asynchrone (bit SYNC = 0) suivant l'état du bit BRGH on aura le choix entre 2 vitesses :
haute pour BRGH=1 et basse pour BRGH=0.
218
Page Traiter USART
L.A.K
Le nombre N est le nombre entier, arrondi de la valeur trouvée par les équations ci dessus.
Il est recommandé d'utiliser si possible les vitesses hautes (BRGH=1), même pour des vitesses
faibles, car dans ce cas on minimise l'erreur, en obtenant un nombre N plus grand.
Valeurs de N pour diverses vitesses avec un Quartz de 8 MHz :
RCSTA REGISTER : ( h'18' : page 0 ).
219
Page Traiter USART
L.A.K
Au reset : RCSTA = 0000000X

Bit 7 : SPEN= Serial Port Enable. PC7 et PC6 configurés pour le port série.
1 = Port série en service.
0 = Port série désactivé.
Bit 6 : RX9 = Autorisation de réception sur 9 bits.
1 = Autorisé.
0 = Non autorisé.
Bit 5 : SREN = Single Receive Enable. Réservé pour mode Synchrone.
Non utilisé en mode Asynchrone.
Bit 4 : CREN = Continous Receive Enable.
1 = Autorise la réception en continu.
0 = Désactive la réception en continu.
Bit 3 : ADDEN = Adress Detect Enable. En mode Asynchrone 9 bits :
1 = Autorise la détection d'adresse, et charge la Data dans le registre de réception RCREG quand
le 9eme bit du registre de dé sérialisation vaut "1".
0 = Déselecte la détection d'adresse. Tous les octets sont reçus et le 9eme bit peut servir de bit
de parité.
Bit 2 : FERR = Framing Error .

1 = Une erreur de Framing est survenue.
0 = Pas d'erreur de Framing.
Bit 1 : OERR = Overrun Error.
Un octet est reçu alors que le registre de réception n'a pas été vidé par lecture.
1 = Erreur Overrun.
0 = Pas d'erreur Overrun.
Bit 0 : RX9D = 9eme bit de Data reçue.
Ce bit peut être le bit de la parité.
1.1- Emission: Pin PC6 = TX DATA
L'émission est autorisée par la mise à "1" du bit 5 de TXSTA: TXEN = 1.

La DATA à transmettre est mise dans le registre TXREG en h'19' page 0. Ce registre prévient qu'il
est vide en mettant le flag TXIF à "1" (bit 4 de PIR1).
Ce flag passe à "0" dés que l'on charge un octet dans le registre TXREG. Il repasse à "1" par Hard
quand le registre est vidé par transfert dans le registre de sérialisation : TSR. Ce registre n'est
pas accessible par l'utilisateur, il n'a pas d'adresse.
Si on charge alors un 2eme octet dans le registre TXREG le flag TXIF va passer à "0" et y rester
tant que le registre TSR n'aura pas complètement sérialisé l'octet précédent à transmettre. Dés
que le STOP de l'octet précédent a été transmis, le registre TXREG est transféré dans TSR et le
flag TXIF repasse à "1" signalant ainsi que le registre de transmission TXREG est vide et peut
donc recevoir un nouvel octet à transmettre.
Le bit TRMT (bit 1 de TXSTA) informe sur l'état du registre TSR. Quand le registre TSR n'a pas
fini de sérialisé, TRMT=0. Ce flag repasse à "1" quand le registre est vide, c'est à dire quand le
stop a été émis.
Le flag TXIF permet aussi de générer une interruption, à condition qu'elle soit autorisée par
mise à "1" du bit 4 de PIE1 : TXIE = 1. Il faut dans ce cas autoriser les interruptions des
périphériques par mise à "1" du bit 6 de INTCON: PEIE = 1, et par la mise à "1" du bit 7 :
GIE = 1.
1.3- Procédure pour émettre
220
Page Traiter USART
L.A.K
- Initialiser SPBRG pour la vitesse désirée et choix pour BRGH.

- Autoriser mode Asynchrone : SYN = 0 et SPEN = 1.
- Eventuellement faire TX9 = 1 si une émission sur 9 bits est désirée.
- Autoriser l'émission par TXEN = 1.
- Si une transmission 9 bits a été choisie, mettre le 9eme bit dans TX9D.
- Mettre l'octet à transmettre dans TXREG.
- Avant de remettre l'octet suivant à transmettre dans TXREG, il faut tester le flag TXIF qui est
à "0" si le registre n'est pas disponible. Dés que le registre est vide ce flag passe à "1" et on peut
alors charger TXREG par l'octet à transmettre.
- Pour savoir si le dernier octet a été émis, il suffit de tester le flag TRMT qui signale par son
passage à "1" que le dernier bit du dernier octet et son STOP ont bien été sérialisés.
- On peut alors stopper le module émission de l'USART par TXEN=0.
1.3- Réception: Pin PC7 = RX DATA
La réception est autorisée par la mise à "1" du bit 4 de RCSTA: CREN = 1.

La DATA reçue est mise dans le registre RCREG en h'1A' page 0. Ce registre prévient qu'il est
plein en mettant le flag RCIF à "1" (bit 5 de PIR1). On peut autoriser la génération d'une
interruption quand RCIF = 1, c'est à a dire quand une donnée valide est disponible dans RCREG
par mise à "1" du bit 5 de PIE1 : RCIE = 1. Le flag RCIF repasse à "0" par hard quand on vide le
registre RCREG par sa lecture.
Si le STOP d'un 2eme octet survient alors que le registre RCREG n'a pas été vidé, une erreur
OVERRUN se produit. Elle est signalée par le passage à "1" du bit 1 de RCSTA : OERR=1. L'octet
dans le registre de dé sérialisation est alors perdu.
Le bit d'erreur OERR doit être remis à zéro par soft. Pour cela il faut stopper la réception par
CREN=0 puis remettre en service la réception par CREN=1.
En fait le registre RCREG est un double registre FIFO. On peut donc recevoir
2 octets et ne pas les lire avant qu'un 3eme octet ne fasse un OVERRUN.
On doit alors lire deux fois RCREG pour le vider les 2 octets reçus qui sont dans le FIFO.
Si un STOP est trouvé à "0" alors une ERROR FRAMING est générée par mis à "1" du bit 2 de
RCSTA: FERR=1.
1.4- Procédure pour recevoir
- Initialiser SPBRG pour la vitesse désirée et choix pour BRGH.

- Autoriser mode Asynchrone : SYN = 0 et SPEN = 1.
- Eventuellement faire RX9 = 1 si une réception sur 9 bits est désirée.
- Eventuellement faire RCIE = 1 si une réception par interruption est désirée.
- Autoriser l'émission par RCEN = 1.
- Test du Flag RCIF (ou attente IT) pour savoir si un octet a été reçu.
- Lire éventuellement le 9eme bit de Data dans RCSTA pour tester la parité.
- Lire les bits FERR et OERR pour déterminer les erreurs éventuelles.
- Si une erreur est survenue il faut faire CREN=0 puis CREN=1 pour RAZ.
- Lecture du registre RCREG pour récupérer l'octet reçu.
1.5- Exemple d’utilisation de L’USART
221
Page Traiter Programmation du pic en langage BASIC
L.A.K
I- La programmation en langage évolué
Que ce soit par la méthode graphique ou en langage évolué, l'écriture du programme ainsi que sa
mise au point doivent suivre le diagramme suivant :
Il faut traduire le cahier des charges en une suite ordonnée d'actions que doit réaliser le
processus de commande, cette suite d'opérations sera décomposée en actions élémentaires ou
instructions c'est l'Algorithme. Par la suite il suffit de transformer cet algorithme en un langage
évolué tel que le langage BASIC ou le langage C.
Dans la suite du cours on s'intéressera au langage BASIC. (Compilateur Mikrobasic de
Mikroelektronika.)
1-Structure d’un programme
Un programme est un texte que le compilateur va traduire en fichier hexadécimal. Alors il

doit avoir une structure particulière. Le texte d'un programme contient au moins trois parties.
 L'entête :
Commence par le mot réservé " Program " suivi du nom du programme.
 Les déclarations :
Elles permettent de définir les éléments utilisés dans le programme.
En effet on devra déclarer les variables utilisées pour permettre au compilateur d'effectuer
les réservations de mémoire ainsi que les sous programmes (Procédures et fonctions).
 Le corps du programme :
Commence par le label "main :" et se termine par le mot réservé "End. " suivi d'un point
final. Ce qui suit ce "End" n'est pas pris en compte par le compilateur.
Entre "main" et "End" se trouvent les instructions à effectuer par le programme.
222
L.A.K
program <program name>
'********************************************************
'* Declarations (globals):
'********************************************************
' symbols declarations
symbol ...
' constants declarations

const ...
' structures declarations

structure ...
' variables declarations

dim ...
' procedures declarations

sub procedure procedure_name(...)
<local declarations>
...
end sub
‘functions declarations
sub function function_name(...) as return_type
<local declarations>
...
end sub
'********************************************************
'* Program body:
'********************************************************
main:
' write your code here
end.
2- Les types de variables utilisées en MiKrobasic :
Type taille Plage de valeurs

byte 8-bit 0 .. 255
char 8-bit 0 .. 255
word 16-bit 0 .. 65535
short 8-bit -128 .. 127
integer 16-bit -32768 .. 32767
longint 32-bit -2147483648 .. 2147483647
223
L.A.K
3-Les bases du compilateur Mikrobasic :
Le décimal : A=10 ;
L'hexadécimal A=$0F ; ou A=0x0F ;
Le binaire A=%11010100 ;
4- Les opérateurs arithmétiques et logiques
Opérateurs arithmétiques Opérateurs de comparaison Opérateurs logiques
+ Addition = Egalité AND ET
- Soustraction <> Différent OR OU
* Multiplication > Supérieur XOR OU EXCLUSIF
/ Division < Inférieur NOT NON
div Division entière <= Inférieur ou égale << Décalage à gauche
mod Reste de la division >= Supérieur ou égale >> Décalage à droite

entière
NOTA :
 >> x : où x indique le nombre de décalages à droite successifs dans un mot

binaire
 << x : où x indique le nombre de décalages à gauche successifs dans un mot
binaire.
5- Les principales instructions
Syntaxe Commentaires Exemple

program Program précise à la première ligne program essai
… le nom du fichier en basic.
end. La fin du programme est repérée par end.
end avec un point
dim Permet de déclarer les variables dim i, j, k as byte
utilisées dans le programme en
as byte précisant leur type : dim counter as word
(integer,…) • byte : octet (8 bits)
• integer : 16 bits dim tab as longint[100]
• word : nom alphanumérique
const Déclare une donnée constante de const MIN = 1000

type numérique ou caractère const SWITCH = "n”
const vals as byte[12] =
(31,12,17)
224
L.A.K
Syntaxe Commentaires Exemple

symbol Déclaration d’alias symbol t1s =
delay_ms(1000)
symbol led = PortB.3
sub Déclaration des sous programmes sub procedure calcul
… (procédures ou fonctions) pour une n = a * (b +3)
end sub meilleure structure du programme. end sub
S’écrivent avant le programme
principal
main : Etiquette de début de programme main :
principal, toujours suivi de deux
points
if ... then ... Structure de contrôle pour réaliser un if plus = 1 then

(else) ... test à l’aide d’une expression i = i+1
end if booléenne. Exécute un traitement si end if
condition vraie (ou éventuellement
un autre si faux)
while ... Pour répéter un traitement tant while i < 4

… qu’une condition est vraie. i = i+1
wend wend
Rem : s’utilise aussi pour créer une while true

boucle sans fin …
wend
Select case case 0 Suivant que la variable vaut 0 ou 3 ou Select case j
......... autre →faire case 0
case 3 portB=%00001111
......... case 3
case else portB=%01111111
......... case else
end select portB=0
end select
for … to … Permet de réaliser une itération à for i = 0 to 4
next l’aide d’une variable portB = i
next i
delay_us (n) Fonctions prêtes à l’emploi pour delay_ms (500)
delay_ms (m) réaliser une temporisation de n
microsecondes ou m millisecondes
goto Renvoi inconditionnel à une ligne de goto main
programme définie par une étiquette.
L’étiquette est indiquée par son nom
suivi de deux points ( :)
A éviter autant que possible.
II-Applications :
225
L.A.K
1- Exercice1 :
Compléter le programme ci-dessous permettant de faire clignotter les Leds branchées sur le
port B .
program LED_Clign
main:
TRISB = 0 ' …………………………………. en sortie
boucle:
PORTB = $…………. ' Leds allumées
………………………….. ' tempo 1s
PORTB = 0 ' ………………………
Delay_ms(1000) ' tempo 1s
goto boucle ' aller à boucle
end.
2- Exercice2 :
Compteur modulo 10
Compléter le programme BASIC correspondant.
a
RA0 A
Q3 b
c
Décodeur d
PIC 16F84 RA1 B
BCD/7 e
g
segments
RA2 C
RA3 D
Algorithme Programme
Algorithme : compteur m10 program compteur10
Variable i de type byte ' Declarations section
dim i as byte ' declaration d’une variable de type byte
Début
TrisA← % 00000 ' Main program
PortA←……………….. main:
Tant que vrai …………………………………..
Pour i variant de ... jusqu’à .. faire PortA= %00000
PORTA ← i while True ' boucle infinie
Attente (1s)
For i= 0 to 9 ' boucle répétitive
Fin pour
PortA = ……
Fin tant que
……………………….)
Fin
next i
…………………
end.
226
L.A.K
3- Exercice3 :
Soit le montage suivant permettant de commander 8 diodes LED :
P RB0 LED0
I
C
RA
RA00 1
6
F
8
RB7 LED7
4
Fonctionnement :
 Si RA0 = 1 les 8 LED clignotent pendant 2 secondes.
 Si RA0 = 0 on obtient le cycle répétitif suivant
Diodes LED allumées Durée

LED0 & LED1 1s
LED2 & LED3 1s
LED4 & LED5 1s
LED6 & LED7 1s
Aucune diode LED 1s
Compléter le programme en miKrobasic ci-desssous permettant de commander les diodes LED.
program LED8 …………………………………..

trisA =$.......... PORTB=0
……..=$.......’Configuration du portB en …………………………………..
sortie end if
portb=$00 if ……………………………………..
While true ………………………………………...
…… porta.0 = 0 then delay_ms(1000)
PORTB=…………. ……………………………………
delay_ms(1000) ……………………………………
PORTB=……….. ………………..
……………………………… …………….
……………..=48 ………………….
……………………………
PORTB=………………..
4- Exercice4 :
Le fonctionnement d’un système est décrit par le GRAFCET suivant:
227
L.A.K
Le circuit de commande du système est le suivant :
m RB0 P RA0 KM1

I
S1 RB1
C RA1 KM2
S2 RB2 1
6 RA2 KM3
S3 RB3 F
8
S4 RB4 RA3 KM4
4
1- compléter le GRAFCET codé microcontrôleur

2- Compléter les affectations des deux registres TRIS A et TRIS B.
3- compléter le programme relatif au grafcet précédent
228
L.A.K
program système
dim X0 , ………………………………………………as byte ' Déclaration des variables
main :
……………….................... ' Configuration du PortA en ..................
………….…...................... 'Configuration du PortB en ................
……….. …………………......'Initialisation du portA
X0=1
X1=0
………… ' Initialisation des variables
…………
........................................ 'boucle infinie
If (…………………) and (………………………) then ' Condition d’activation de l’étape1
..........................
..........................
end if
if (…………………) and (………………………) then 'Condition d’activation de l’étape2
X1 = 0
X2 = 1
…………………
…………………………………………………………………………. 'Condition d’activation de l’étape3
...........................
...........................
end if
............ ........................................... 'Condition d’activation de l’étape0
.............................
.............................
end if
if X1=1 then porta.0= 1 else ……………………………… 'Programmation de la sortie KM1
end if
...............................................................' Programmation de la sortie KM2
end if
...............................................................' Programmation de la sortie KM3
end if
...............................................................'Programmation de la sortie KM4
end if
wend
end.
5- Exercice5 :
Réaliser un compteur et décompteur modulo12

• Compteur incrémenté par le bouton RA2 .
• Décompteur décrémenté par le bouton RA1.
Utilisation de la fonction Button (port,bit,temps d’appui en ms ,état logique actif)
Exemple :
if Button (portA,3,50,1) then « action1 »
229
L.A.K
On teste l’appui sur un bouton poussoir relié à la broche RA3 pendant 50ms pour faire l’action
1
Compléter le programme BASIC correspondant.
program compt_decompt
…………. x …… byte
……………..: ' Main program
......................... ' Configuration du portA en en entrée
……………………….. ' Configuration du portB en en sortie
……………………….. ' Initialisation du portB
……………………….. ' Initialisation de x
……………………….. ' Boucle infinie
if button(porta,……,100,…..) then INC(x)

……………………
if x=12 then x=………
……………….
…….. button (………………………….) …………..…. DEC(……)
……………
if x=……………. then x=11
………………..
portb= ………
……………..
end.
230
Page Traiter GRAFCET
L.A.K
GRAFCET ‘NOTION DE TÂCHE’

1- Notion de GRAFCET partiel :
Constitué d'un ou plusieurs GRAFCETS connexes. Un GRAFCET partiel résulte d'une

partition, selon des critères méthodologiques, du GRAFCET global décrivant le comportement
de la partie séquentielle d'un système.
1 10 20
2
21
11 13
3
22
4 12 14
23
GRAFCET PARTIEL 1 GRAFCET PARTIEL 2 GRAFCET PARTIEL 3

GRAFCET GLOBAL
Le GRAFCET global est constitué des GRAFCETS partiels G1, G2 et G3.
2- Synchronisation de GRAFCET :
2.1- Notion de GRAFCET de Tâche :
Étape initiale de la tâche.

Aucune action extérieure n’y est associée.
La tâche est dite : ‘en attente d’exécution’
Conditions de lancement de la tâche.
GRAFCET traduisant les

cycle commandés par tâche.
La tâche est dite :
‘en cours d’exécution’
Fin
Étape de sortie UNIQUE.

La tâche est dite ‘exécutée’
Conditions de mise en attente.
231
L.A.K
2.2- Coordination horizontale :
10 20 30 40
m X19 X29 X39
19 29 39 49
X49 X10 X10 X10
Tâche 1 Tâche 2 Tâche 3 Tâche 4
1 seule tâche à la fois
2.3- Coordination Verticale asynchrone :
Tâche T1
50 T1 10
X19 X50
GRAFCET de conduite
51
GRAFCET esclaves
52 T2 19
X51
X29
53
20
X52 + X54
54 T2
X29
55 29 Tâche T2
X53 + X55
3- Différents types d’action :
3.1- Temporisations : 3.2- Comptage :
b b
20 T1 20 20 CC+1 20 C := C + 1
t1/X20/5s Ou X20/5s C=4 Ou C=4
21 KM 21 KM 21 C0 21 C := 0
C=0 C=0
La transition 20 - 21 est franchie La transition 20 - 21 est franchie lorsque le

lorsque la temporisation, démarrée à contenu du compteur C est égal à 4.Le
l'étape 20 est écoulée, soit au bout de 5s compteur est incrémenté sur front montant
du signal b. Il est mis à zéro à l'étape 21.
232
L.A.K
3.3- Réceptivité toujours vraie :
20 H 20 H
L’étape 21 est active, à
1 Ou =1 l’activation de l’étape 20
21 KM 21 KM
3.4- Évènements (fronts) :

Cas n°1 Cas n°2
La transition 20 - 21
est franchie
20 H 20 H lors d'un front
h h montant sur h (cas
n°1), ou lors d'un
21 KM 21 KM front descendant sur
h (cas n°2).
3.5- Action conditionnelle :
m 5s/X20 5s/X20
20 K H 20 K 20 K
a a a
21 K 21 H 21 H
b b b
L'action K devient L'action K devient L'action K devient

effective à l'étape 20, effective à l'étape 20, effective à l'étape 20, et
lorsque la condition m après 5 secondes dure 5 secondes
est vraie.
K = X20. m + X21
3.6- Action mémorisée :
20 S K 20 K := 1 20 K
a a a
21 21 21 K
OU Equivalent à
b b b
22 22 22 K
c c c
23 R K 23 K := 0 23
Mise à 1 de l'action par la lettre S (set) L'action K est active aux

Mise à 0 de l'action par la lettre R (reset) étapes 20, 21 et 22.
233
L.A.K
4- Notion de Macro- étape :
Avec la notion de macro représentation, on se donne le moyen de reporter à plus tard ou

sur une autre page la description détaillée de certaines séquences.
La macro-étape est la représentation unique d’un ensemble d’étapes et de transitions
nommé expansion de macro-étape.
Expansion de la macro étape M2
E2
10 KM1
d
(1) a
11
21 KM2
M2 e
22 H KM3
(2) b f
12 KM4
S2
c
L’expansion de la macro-étape commence par une seule étape d’entrée et se termine

par une seule étape de sortie, étapes qui représentent les seuls liens possibles avec le GRAFCET
auquel elle appartient.
Le franchissement de la transition (1) active l’étape E2.
La transition (2) ne sera validée que lorsque l’étape S2 sera active.
Le franchissement de la transition (2) désactive l’étape S2.
234
Page Traiter Programmation des PLD
L.A.K
Programmation des PLD

1- Introduction :
La programmation d’une fonction logique dans un PLD doit passer par les étapes
suivantes :
 Définition de la fonction par des équations logiques et ou des logigrammes ;
 Choix du PLD (PAL, GAL, MACH…) doit être choisit selon les critères suivants :
 Coût du système
 Matériel de programmation
 Outil de développement (programme)
 Nombre d’entrées et de sorties nécessaire pour réaliser la fonction
 Type de la fonction et degrés de complexité de sa structure interne…
 L’écriture du programme de description en utilisant différentes solutions (équations,
tables de vérité, diagrammes d’état)
 Test du programme par une éventuelle simulation.
 Transfert du programme au composant PLD.
2- Exemple de PLD :
GND I8 I7 I6 I5 I4 I3 I2 I1 Clk/I0
10 9 8 7 6 5 4 3 2 1
GAL 16V8
11 12 13 14 15 16 17 18 19 20
OE/I9 I/O0 I/O1 I/O2 I/O3 I/O4 I/O5 I/O6 I/O7 Vcc
C’est circuit logique programmable et effaçable électriquement.

Le GAL 16V8 possède 16 Entrées et 8 sorties programmable.
3- Initiation au langage ABEL :
3.1- Structure :
Section d'en-tête MODULE logique1

TITLE 'alarme de phares'
Section des déclarations DECLARATIONS
C, L, P pin 18, 19, 20; // Variables d'entrée
S1, S2 pin 16, 17 istype 'com'; // Variables de sortie
EQUATIONS
Section de description
S1 = !C & L & P;
S2 = P;
TEST_VECTORS
Section de test ([C, L, P ] -> [S1, S2]);
Déclaration de [ 0, 0, 0 ] -> [.X.,.X.];
fin de fichier [ 0, 1, 1 ] -> [.X.,.X.];
END logique1
235
L.A.K
Un programme en langage ABEL se compose de 5 sections principales : l’entête, les

déclarations, la description, le test et la fin ;
3.2- Entête et fin de fichier :
L’entête est reconnue par le mot clé MODULE suivi du nom du fichier ; on peut aussi
ajouter au programme un titre précédé du mot TITLE ; la section du fin est identifiée par le
mot clé END suivi du nom de fichier qui a été attribué au MODULE .
Dans tout le programme on peut ajouter des commentaires précédés du symbole //.
3.3- Partie Déclarations :
Elle commence par le mot clé DECLARATIONS. Dans cette section, on indiquera :
 La spécification du PLD à programmer.
 L'identification des broches utilisées -noms et numéros-
 La spécification du type des sorties.
La directive device permet de spécifier le type du PLD à programmer.

Exemple : Decodeur device ‘P22V10; //il s’agit du GAL 22V10
La directive pin permet d'affecter un numéro de broche à une variable -entrée ou sortie-.
Exemple : C, L, P pin 18, 19, 20 ;
Le mot istype, suivi d'un argument définit le type de la variable de sortie :

 Istype 'com, buffer' indique que la sortie est combinatoire active sur niveau haut.
 Istype 'com, invert' indique que la sortie est combinatoire active sur niveau bas.
 Istype 'reg, buffer ' indique que la sortie est séquentielle - registre - active sur niveau
haut.
 Istype 'reg, invert ' indique que la sortie est séquentielle - registre - active sur niveau
bas.
Exemple : S1, S2 pin 16, 17 istype ‘com, buffer’;
On peut aussi trouver dans cette section les déclarations de groupement de variables –bus-.
Exemple : N = [E3, E2, E1, E0] ;
S = [Q7, Q6, Q5, Q4, Q3, Q2, Q1, Q0] ;
 Le mot N est constitué des bits E3, E2, E1 et E0.
 E3 constitue le MSB (bit de poids fort) et E0 le LSB (bit de poids faible).
 Le mot S est constitué des bits Q7, Q6, Q5, Q4, Q3, Q2, Q1 et Q0.
 Q7 constitue le MSB et Q0 le LSB.
Le langage ABEL permettra de traiter ces variables individuellement ou le nombre

résultant de leur association. Ceci permettra de simplifier considérablement l'écriture de
certaines équations.
3.4- Partie test :
Est commencé par le mot clé TEST_VECTORS ; l’utilisateur vérifie avec des exemples de
valeurs données aux entrées les états des sorties et s’assure du bon fonctionnement du
programme ;
Exemple :
TEST_VECTORS ([a, b, c, d] => [s1, s2])// Variables d’entrée et variables de sortie
([0, 1, 0, 1] => [1, 1]) ; // Les sorties sont à 1 pour la combinaison 0101 des entrées.
([1, 0, 1, 0] => [0, 0]) ; // Les sorties sont à zéro pour la combinaison 1010 des entrées.
236
L.A.K
3.5- Partie de description logique:
C’est dans cette partie qui est décrite la fonction à programmer, la description peut se
faire de plusieurs moyens (équations, table de vérité, diagramme d’état)
A- Description par équations :
Elle est annoncée par le mot clé EQUATIONS, elle décrit les relations liant les sorties aux
entrées ; ces relations peuvent être des fonctions logiques, arithmétiques ou relationnelles :
Le langage ABEL met à la disposition de l’utilisateur un jeu d’opérateurs complet en voici les
détails :
Opérateurs logiques Opérateurs arithmétiques Opérateurs relationnels
! Complément + Addition == Test d’égalité
# OU - Soustraction != Test différent
& ET * Multiplication < Test inférieur
$ OU exclusif / Division entière > Test supérieur
= Affectation combinatoire % Reste de la division entière <= Test inférieur ou égal
:= Affectation séquentielle << Décalage à gauche >= Test supérieur ou égal
>> Décalage à droite
Pour travailler avec les nombres, ABEL précise la base du système de numération adoptée
en utilisant les symboles suivants :
 Nombre binaire : ^b exemple : ^b1001
 Nombre octal : ^o exemple : ^o 45
 Nombre hexadécimal : ^h exemple : ^h FA
 Nombre décimal : ^d ou rien exemple : ^ 95
Exemple 1 : Exemple 4 :
EQUATIONS DECLARATIONS
S1 = a &! b & ! c # ! a & b & c; A3,A2,A1,A0 pin 2,3,4,5;
S2 = ! (a # b & c); S3,S2,S1,S0 pin 8,9,10,11 istype ‘com’;
L = A1==B1 ; S=[S3,S2,S1,S0]; // déclaration du groupe S
A=[A3,A2,A1,A0]; // et du groupe A
Exemple 2 : EQUATIONS
A= S<<1 ;
EQUATIONS //décalage à gauche de 1 bit
S= A>B; // S = 1 si A > B ; //A3=S2 A2=S1 A1=S0 A0=0
I = A<B; // I = 1 si A < B ; S= A & [0, 1, 0,0] ;
E= A=B; // S =1 si A = B ; // masque (test du bit A2) : S= [0, A2, 0,0]
Exemple 3 : Exemple 5 :
Utilisation de When …. Then …. Utilisation de When …. Then …. Else ….
EQUATIONS EQUATIONS
When A > B then S = 1; When A > B then S = 1 ELSE
When A = = B then I = 1; When A = = B then I = 1 ELSE
When A < B then E = 1; E = 1;
237
L.A.K
B- Description par table de vérité :
Elle est annoncée par le mot clé Truth_Table suivi des nombres de variables d’entrée et
de sortie, on établit juste après la table de vérité en respectant les dispositions des variables
d’entrée et de sortie comme le montre l’exemple suivant :
Truth_table ([A, B] -> [S1, S2, S3])
[0, 0] -> [0, 1, 0];
[0, 1] -> [0, 0, 1];
[1, 0] -> [1, 0, 0];
[1, 1] -> [1, 1, 1];
C- Description par diagramme d’état :
Le diagramme d’état est souvent avantagé dans le cas des machines séquentielles dont le
fonctionnement est décrit par l’enchaînement séquentiel des états de sortie.
Etat A Etat B Etat M

Qn…Q1 Qn…Q1 Qn…Q1
Instruction GOTO : (aller à)
Utilisée pour les transition d’état inconditionnelles. GOTO peut être utilisée si
l’état présent n’offre qu’un seul état suivant.
Format du diagramme :
QSTATE = [Qn …Q1] ;

A = [Qn …Q1] ;
B = [Qn …Q1] ;
..
M = [Qn …Q1] ;
STATE_DIAGRAM QSTATE
State A: GOTO B;
State B: When Y = = 0 Then C Else A;
State C: GOTO D;
State D: When Y = = 0 Then A Else C;
3.6- Constantes spéciales et extensions :
Constantes
.C. entrée d'horloge bas-haut-bas (monostable)
.K. entrée d'horloge haut-bas-haut (monostable) extensions
.U. front montant d'une entrée horloge .clk entrée d'horloge pour bascule
.D. front descendant d'une entrée horloge .AR reset asynchrone de la bascule
.X. valeur indéterminée à calculer .AP preset asynchrone de la bascule
.Z. valeur trois état
.P. préchargement dans un registre
238
Page Traiter Notions d’asservissement
L.A.K
Notions d’asservissement
1- Mise en situation :
Chaque agglomération dispose d’un château d’eau, qui assure son alimentation en eau
potable. Le château est alimenté par une arrivée sur laquelle est disposée une vanne Ve
permettant de régler le débit d’entrée. La vanne Vs représente les robinets des clients.
Problème : On cherche à maintenir le niveau d’eau dans le château à une hauteur fixée Hs.
1.1- Solution N°1 :

Station d’alimentation en eau potable
Arrivée d’eau Vanne Ve
Règle
graduée
Hs EAU
POTABLE
Vanne Vs
1.2- Solution N°2 :
Automatiser le système de station d’alimentation en eau potable
+V F1 +Vcc +V
R F4 D
F5
R +
Hc IC1 +
IC2 RB r
FLotteu
- Vs
L -
Vc R
2R Arrivée
R d’eau
R
F2 F3
Hs EAU
POTABLE
Vanne Vs
A- Fonctionnement global du système :
La hauteur Hc étant fixée par choix d’une position du curseur du potentiomètre de la

fonction F1 qui délivre une tension Vc. Le capteur lui aussi délivre une tension Vs proportionnel
à Hs. Le comparateur permet de calculer la différence : ε = Vc - Vs. Cette tension de
différence est positive si la hauteur de l’eau est inférieure à celle de consigne, elle attaque
après amplification le transistor qui commande l’électrovanne. Si l’erreur est positive,
l’électrovanne s’ouvre, le niveau de l’eau remonte, la tension délivrée par le capteur augmente
et se rapproche de celle de consigne jusqu’à ce que la différence s’annule ; alors le transistor
passe à l’état bloqué : L’électrovanne se ferme.
B- Modélisation graphique :
239
L.A.K
Modéliser un système, c’est le décrire par un ensemble d’équations mathématiques. Ces

dernières peuvent être représentées par un schéma fonctionnel.
Un schéma fonctionnel est un graphisme équivalent à un système d’équations
mathématiques. Le schéma fonctionnel utilise les symboles graphiques.
C- Eléments du schéma fonctionnel d’un système asservi :

Le comparateur : Le Bloc : Le Capteur :
S
E S = A. E
+ A X=S
E - ε=E-m
m
D- Schéma fonctionnel simplifier d’un système asservi :
Comparate Chaîne direct A : Action du régulateur (correcteur)
ur P : Processus à commander
S H : Constante de la chaîne de retour
+ A P c : Consigne
c - ε ε : L’écart
m : Mesure de la sortie
m
En général la sortie est soumise à des
H perturbations.
Le système agit de telle façon à garder
la sortie constante quelque la
Chaîne de retour perturbation.
E- Formule de BLACK :
Simplifier un schéma fonctionnel consiste à fusionner plusieurs boîtes en une seul tout en
respectant les relations entre l’entrée et la sortie de chaque boite.
S c B S
+ B 1 + H.B
- ε
c Donc T = B
m 1 + H.B c S
H T
B appelée Transmittance de la Chaîne direct
H appelée Transmittance de la Chaîne de retour
T appelée Transmittance du système
2- Analyse du fonctionnement du système asservi :
En se référant au dossier technique page 1 compléter ce qui manque :
2.1- Solution n°1 :
Utiliser un opérateur qui doit remplir les taches suivantes :

 ……………………… le niveau d’eau dans le château.
 ………………… le niveau d’eau à la consigne. La consigne qui lui est transmise et de
maintenir le niveau dans le château constant.
Ceci permet de desservir les abonnés en eau potable.
240
L.A.K
 ………………… dans le bon sens (ouvrir où fermer la vanne)

Conclusion :
……………………………………, sont les trois taches principales nécessaires pour réaliser
…………………..……
2.2- Solution n°2 :

Fonction F1 :
Hauteur consigne Hc (Graduation correspondante aux différentes positions du curseur du
potentiomètre de consigne). Par action sur ce curseur on fixe la tension Vc . …………………
………..…….… à la hauteur de la consigne. Vc = …………………..………….
Fonction F2 :
 Donner un nom à cette fonction : …………………..………………………………….
 Déduire VsIC1 en fonction de Vc et Vs : …………………..……………………………
 Conclusion : La fonction F2 permet de ……………..………………………………….
…………………..………………………………………………………………………………..…
…………………………………………………………………………………………………….…
…………………………………………………………………………………………………….…
Fonction F3 :
Le régulateur est constitué par la fonction F3:
 Donner un nom à cette fonction : …………………………………………………..…
…………………………………………………………………………………………………….…
 Déduire VsIC2 en fonction de VsIC1 : …………………………………………………..…
Fonction F4 :
L’actionneur est constitué par un transistor (électrovanne) qui fonctionne en commutation :
 Donner un nom à cette fonction : …………………………………………………..…
…………………………………………………………………………………………………….…
 Si VsIC2 = 0 : ………………………………………………………………………….….…
 Si VsIC2 ≠ 0 : ………………………………………………….…………………..……...…
 Donner le rôle de la diode D : ………………………………………………………..…
……………………………………………………………………………………………………...
Fonction F5 :
Constituée d’un potentiomètre fixé sur la paroi du bassin dont le curseur est guidé par
………………... solidaire d’une tige permettant de délivrer une tension Vs ………………...............
à la hauteur de l’eau dans le château. Vs = ………………............................
Schéma fonctionnel de la station d’alimentation en eau potable
…
P
…
…………. + ………
… … …
-
ε
…
………..
Calcul de T :
Transmittance de la Chaîne direct ………………...............
Transmittance de la Chaîne de retour ………………...............
…………………………………………………………………………………………………….…
…………………………………………………………………………………………………….…
241
L.A.K
…………………………………………………………………………………………………….…
Donc Hs = ………………………… Donc Hs =…………………………
3- Système asservi :
3.1- Définition :
Système asservi : Un système est dit asservi si une grandeur physique mesurable de sortie du
système est obligée à suivre l’évolution de l’entrée appelée consigne sur laquelle on peut
agir.
Capteur : Un capteur est un dispositif physique qui fournit une image de la grandeur de sortie.
Actionneurs : Un actionneur est un dispositif physique permettant d’agir sur la grandeur de
sortie.
Comparateurs : Un comparateur fournit un signal qui représente l’écart entre la consigne et la
sortie.
Régulateur : Un régulateur permet d’adapter l’écart ε à la loi de commande de la fonction
agir.
Contre réaction : Dans un système asservi la valeur de la sortie intervient dans le calcul de la
commande. En effet, c’est l’écart entre la consigne et la mesure de la sortie qui agit sur
l’actionneur. Cette image fidèle de la sortie est réalisée par une chaîne de réaction (action de
la sortie sur l’entrée). On dit qu’on a réalisé une contre réaction.
3.2- Organes d’un système asservi :
Un système asservi comprend essentiellement :

 Une chaîne directe qui est constituée d’un régulateur, d’un actionneur et du système à
commander.
 Une chaîne de retour qui est formée essentiellement d’un capteur de mesure de la sortie.
 Un comparateur permettant de calculer l’écart entre l’image de la sortie et l’entrée.
3.3- Objectif d’un système asservi :
Un système asservi a pour objectif :

 Limiter au mieux l’écart entre la consigne et la sortie.
 Diminuer au mieux l’effet des perturbations sur la sortie.
3.4- Performance d’un système asservi :
Les performances d’un système asservi peuvent être mesurées :

Stabilité : C’est la faculté du système asservi de revenir à sa position de repos suite à une
perturbation de courte durée.
Précision : Elle est mesurée par l’écart (erreur) entre la consigne et la sortie. Si l’écart
est faible la précision est grande et vise versa.
Rapidité : Elle peut être mesurée par le temps de stabilisation ou de réponse qui est le
temps nécessaire pour atteindre le régime final à 5% près, suite à une perturbation ou à une
variation de la consigne.
Remarque :
Dans la pratique, deux situations peuvent se présenter :
 Cas ou la consigne est constante on parle alors de régulation.
 Cas ou la consigne évolue avec le temps on parle d’asservissement.
La régulation est un cas particulier de l’asservissement.
3.5- Les différents types de régulateurs (correcteur) :
242
L.A.K
A- Correcteur à action proportionnelle (P):
Si nous revenons à la station d’alimentation en eau potable à commande automatique, on

constate l’utilisation d’un régulateur permettant de doubler la valeur de la tension de
différence. Ce régulateur peut délivrer à sa sortie une tension lue importante en jouant sur les
valeurs de la résistance. C’est ainsi qu’il est appelé régulateur à action proportionnelle.
ε ε S S
ε0
Kp Kpε0
t t
Améliore la précision
(La rapidité pour les systèmes du 1erordre)
B- Correcteur à action intégrale (I):
Le signal de sortie s est une fonction intégrale de l’entrée.
ε S
ε S
ε0
K1ε0
t t
Améliore la précision
0
C- Correcteur à action dérivée (D):
Le signal de sortie s est une fonction dérivée de l’entrée.

ε
S
ε S KDε0
ε0
t t
Améliore la stabilité et la rapidité

D- Exemple de régulateurs :
+ C R R C
- - -
ε
+ ε +
S S S ε
R2
R1
………………………………… ………………………………… …………………………………

………………………………… ………………………………… …………………………………
………………………………… ………………………………… …………………………………
………………………………… ………………………………… …………………………………
………………………………… …………………………………
Correcteur à action
proportionnelle Correcteur à action intégrale Correcteur à action dérivée
243
Page Traiter SYSTEMES ASSERVIS
L.A.K
SYSTÈMES ASSERVIS
1- Relations générales d’une Mcc :
Les moteurs à courant continu comportent un induit bobiné (le rotor) et un inducteur
bobiné ou à aimant permanent. Le rotor tournant confère une inertie propre (J), et son
implantation sur paliers implique des frottements mécaniques (f).
i
iind Ω
V U
J f
Inducteur
Induit Schéma de principe du moteur à courant continu
1.1- Schéma électrique équivalent de l’induit :
i E : représente la force électromotrice ;

R L : représente la self équivalente de
U l’enroulement d’induit ;
L R : représente la résistance équivalente de
l’induit (résistance des fils du bobinage et
E résistance de contact au niveau des balais).
1.2- Schéma électrique équivalent de l’inducteur :
iind r l : représente la self équivalente de

l’enroulement inducteur ;
V l r : représente la résistance équivalente de
l’induit (résistance des fils du bobinage).
1.2- Équations régissant le fonctionnement du moteur :
u = E + R. i + L. di/dt E (t) = K. φ. Ω
M = K. φ. i φ = l. i ind
v = r. i + l. d iind /dt J. d Ω/dt = M - ƒ. Ω
1.3- Commande par l’induit :
Dans ce cas le flux inducteur est maintenu constant, par l’utilisation soit d’un aimant
permanent pour la création directe du flux, soit d’une source de courant régulée.
φ (t) = φ0 = cte ,on pose : K’ = K. φ0
i
Ω
………………………………………
u
J ………………………………………
………………………………………
f ………………………………………
Induit
244
L.A.K
2- Système du 1er ordre :
2.1-Définition :
On appelle système du premier ordre, un système régi par une équation différentielle du
type :
e s
Ko
(τ)
τ : est appelée constante de temps du système. τ est homogène à un temps.

K0 : est le gain statique du système (gain en régime permanent).
2.2- Réponse à un échelon – boucle ouverte - :

E0 Dans ce cas e (t) = E0 –e (t) est une constante–
+ ε Ko S donc ε = E0
- (τ) Équation différentielle de la chaîne directe :
UR
H
La solution de cette équation est de la forme :
UR = H.S UR est l’image de S S (t) = K0. E0. (1 - e –t/τ)
H est la transmittance de la chaîne La pente à l'origine est égale à K0.E0/τ
de retour
Régime transitoire Régime permanant
UR
Régime permanant :
H.K0.E0 Sp = S (+∞) = Lim S (t)
………… t  +∞
Écart
Sp = …………………..
= UR = …………………..
………….. Temps de réponse Ts à 5% :
………… S (Ts) = 95%. S (+∞)
E0 S (Ts) = 95%. K0. E0
………………………………………
………………………………………
Précision : (Erreur statique)
Écart = ε = Eo – UR
ε = …………………………………
t Ko étant positif alors : - ∞≤ ε ≤ 1
… …
… …
2.3-…Exemple – machine
… à courant continu - :
… …
On néglige les frottements et l’inductance et on prend U = Uc = cte (L = 0 et ƒ = 0)
L’équation différentielle liant Ω à Uc :
Dans ce cas, on a : Uc = E + R. i E (t) = K’. Ω
M = K’. I J. d Ω/dt = M
Uc = K’.Ω (t) + R. M / k’  Uc = K’.Ω (t) + R.J/K’. d Ω (t) / dt
…………………..……………………………………………………………………………………………
…………………..……………………………………………………………………………………………
L’expression de Ω, Ωp, Ts et ε :
Ω (t) = …………………. Ts = …………………..… Uc Ω
Ω (∞) = ………………… ε = ………………………
Ko
Système ………………… ε = ………………………
245
L.A.K
2.4- Réponse à un échelon – boucle fermée - :

E0 Équations différentielles :
+ ε Ko S
- (τ)
UR On peut mettre cette équation sous la forme :

H
UR = H.S UR est l’image de S
Avec : KF = ……………… et τF = ………………
H est la transmittance de la chaîne
de retour
UR Régime transitoire Régime permanant Régime permanant :

Sp = S (+∞) = Lim S (t) t  +∞
E0 Sp = …………………..et UR = …………
écart= ………… ……………………………………………
H.KF.E0 Temps de réponse TsF à 5% :
…………
S (TsF) = 95%. S (+∞)
S (TsF) = 95%. KF. E0
………… …………………..
Précision : (Erreur statique)
Écart = εF = Eo – H.S (+∞)
εF = ………………………………..
t KF étant positif alors : - ∞≤ ε ≤ 1
… …… Si K0 + ∞, KF  1/H  ……………
… ……
…
3- Système
… du 2ième ordre :
3.1-Définition :
On appelle système du deuxième ordre, un système régi par une équation différentielle
du type :
e s
Ko
(ωn, a)
ωn : est appelée pulsation libre ou pulsation naturelle ou pulsation propre du système non
amorti
- ωn : se mesure en rad/s -
a : est appelé amortissement du système ou facteur d’amortissement.
K0 : est le gain statique du système (gain en régime permanent).
3.2- Réponse à un échelon – boucle ouverte - :

E0 Dans ce cas e (t) = E0 – e (t) est une constante –
+ ε Ko S
et ε = E0
- (ωn, a)
Équation différentielle de la chaîne directe :
UR
H
Cette équation a 3 solutions différentes :
UR = H.S UR est l’image de S a > 1 : Régime apériodique
H est la transmittance de la chaîne de retour a = 1 : Régime apériodique critique
a < 1 : Régime pseudopériodique
246
L.A.K
a=1
a +∞
a 0
Régime apériodique
 Le comportement du système est non Régime pseudopériodique
oscillant il tend vers la valeur Ko.Eo sans  Plus a est petit moins la réponse est
jamais la dépasser. amortie.
 Plus le coefficient d’amortissement a est  pour a = 0 la réponse est sinusoïdale non
grand plus le temps de réponse est amortie.
important.  Pour a = 0.7 le temps de réponse est
 pour a =1 la réponse est non oscillante, minimum.
c’est le régime apériodique le plus rapide.
a = 0 réponse sinusoïdale non amortie, alors le système est instable si a <= 0
La tangente à l’origine est nulle
Régime permanant : Précision : (Erreur statique)
Sp = S (+∞) = Lim S (t) Écart = ε = Eo – UR
t  +∞ ε = ……………………………
Sp = …………………………… Ko étant positif alors : - ∞≤ ε ≤ 1
UR = ……………………………
Temps de réponse Ts à 5% :
L’abaque ci-dessus donne le temps de réponse à 5% pour un système du second ordre.
On constate sur cette abaque deux parties :
 Pour a > 0,7, le temps de réponse augmente lorsque a augmente ;
247
L.A.K
 Pour a < 0,7, le temps de réponse augmente lorsque a diminue.

Le temps de réponse est minimal pour a = 0,7.
L’abaque donne ωn.Ts en fonction de a.
3.3- Exemple – machine à courant continu - :
On néglige uniquement les frottements et on prend U = Uc = cte ( ƒ = 0)

L’équation différentielle liant Ω à Uc :
Dans ce cas, on a : Uc = E + R. i + L.di/dt E (t) = K’. Ω
M = K’. I J. d Ω/dt = M
Uc = K’.Ω (t) + R. i + L di/dt  Uc = K’.Ω (t) + R.J/K’. d Ω (t) / dt + L.J/K’. d2 Ω (t) / d2t
…………………..……………………………………………………………………………………………
…………………..……………………………………………………………………………………………
…………………..……………………………………………………………………………………………
…………………..……………………………………………………………………………………………
…………………..……………………………………………………………………………………………
…………………..……………………………………………………………………………………………
L’expression de Ωp, Ts et ε :
Ω (∞) = ………………… ε = ……………… Uc Ω
Ts …………………………… ε = ………………
Ko
Ω (t) dépend de a
a > 1 : Régime apériodique- système à fort amortissement-
a = 1 : Régime apériodique critique
a < 1 : Régime pseudopériodique
Système est ……………………………
3.4- Réponse à un échelon – boucle fermée - :

E0 Équations différentielles :
+ ε Ko S
- (ωn, a)
On peut mettre cette équation sous la forme :

UR
H
Avec , et
La réponse du système dépend alors du facteur aF, qui dépend du gain de la chaîne directe.
Si H.Ko est très grand, aF tend vers 0. Le système risque de devenir instable.
Régime permanant : Précision : (Erreur statique)

Sp = S (+∞) = Lim S (t) Écart = ε = Eo – UR
t  +∞ ε = ……………………………
Sp = ……………………… KF étant positif alors : - ∞≤ ε ≤ 1
UR = …………………………… Si K0 + ∞, KF  1/H  ……………
Temps de réponse TsF à 5% :
Voir l’abaque ωn. ts5% = f (a)
Conclusions :
 Le bouclage n’a pas modifié l’ordre du système,
 Le bouclage a modifié le gain du système : KF<K0
 Le système bouclé est plus rapide, on améliore sa rapidité en augmentant le gain K0,
 Le système bouclé est plus précis, l’erreur statique est plus faible en B.F.
248
Page Traiter Asservissement de vitesse
L.A.K
Asservissement d’une machine à courant continu

1- Schéma de l’asservissement :
VA
R(t) F4
Vm I
D2
Ω
T 2T t U Mcc
Générateur de rampe
Générateur de rampe 5v
F1
R2 - RB F3
-
T1
R1 +
+ U2 D1
F2
R1 U1
U0 R2
Vcc
Rc Rp
Monostable
RF E0
T2 LED
C θ
Ur U5 U4 U3
F5
Il s’agit d’un asservissement de vitesse d’une machine à courant continu.

Objectif : on veut garder la vitesse Ω du moteur à cc constante quelque soit la charge.
Consigne Charge
Énergie électrique Garder la vitesse Vitesse Ω constante
constante
Asservissement Machine à CC
2- Caractéristiques et équations de la Mcc :

 E représente la force électromotrice ;
 L représente la self équivalente de l’enroulement d’induit ; L = 5mH
 R représente la résistance équivalente de l’induit ; R = 5Ω
 M est le moment moteur ;
249
L.A.K
 K est une constante générale liée à la machine tournante (MKSA) ;

 φ représente le flux inducteur (Weber), φ = cte.
 K’ = K.φ = 1/50 v/trs/mn
 J est l’inertie du moteur ; J = 10-4 kg.m2
 Vcc = 5v, Vm = 6v et VA = 12v
 R2 = 50 KΩ et R1 =1 KΩ
 f cœfficient des frottements mécaniques
Équations :
Dans ce cas le flux inducteur est maintenu constant, par l’utilisation soit d’un aimant
permanent pour la création directe du flux, soit d’une source de courant régulée.
φ (t) = φ0 = cte ,on pose : K’ = K. φ0
i
Ω
U = E + R. i + L. di/dt
U
J E = K’. Ω
M = K’. i
f J. d Ω/dt = M - ƒ. Ω
Induit
Tâche 1 Etude du bloc F4 (Mcc) / pts

1- On néglige les frottements et l’inductance (L = 0 et ƒ = 0,) :
1.1. Donner l’équation différentielle liant Ω à U Pour u (t) = Uc = cte (entrée échelon).
Dans ce cas, on a :
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
1.2. En déduire l’expression du gain statique K0, la constante du temps τ et Ω (t).
………………………………………………………………………………………………………………
1.3. Calculer alors :
 Le gain statique Ko et la constante du temps τ
…………………………………………………………………………………………………………………
 Le temps de réponse tr et Ω en régime permanant pour Uc = 10 v.
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
2- On néglige uniquement les frottements (ƒ = 0,) :
2.1. Donner l’équation différentielle liant Ω à U Pour u (t) = Uc = cte (entrée échelon).
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
2.2. En déduire l’expression du gain statique K0, pulsation propre du système et le facteur
d’amortissement.
…………………………………………………………………………………………………………………
250
L.A.K
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
2.3. Calculer alors :

 Le gain statique Ko et Ω en régime permanant pour Uc = 10 v.
…………………………………………………………………………………………………………………
 La pulsation propre du système et Facteur d’amortissement.
…………………………………………………………………………………………………………………
 Le temps de réponse (voir l’abaque du temps de réponse utilisé des systèmes du 2ème ordre)
…………………………………………………………………………………………………………………
2.4. En déduire la nature de la réponse.
…………………………………………………………………………………………………………………
Tâche 2 Etude de la chaîne directe / pts
1- Etude du bloc F1:

1.1. L’amplificateur opérationnel fonctionne en régime linéaire. Pourquoi ?
…………………………………………………………………………………………………………………
1.2. Donner l’expression de U1 en fonction de U0 et de Ur.
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
1.3. Compléter le diagramme fonctionnel de la fonction F1.
…… ε …
… … ………
… …
… …
…… …
2- Etude du bloc F2: … …
…
2.1. L’amplificateur opérationnel fonctionne en régime non linéaire. Pourquoi ?
…………………………………………………………………………………………………………………
R
2.2. Tracer le chronogramme de U2.
2.3. En déduire l’expression de α en fonction Vm
de U1 et Vm ; On donne α = t1 / T
α est le rapport cyclique du signal U2 U1
t
……………………………………………………….…
t1 T
……………………………………………………….…
……………………………………………………….… U2
……………………………………………………….…
……………………………………………………….…
……………………………………………………….… 5v
……………………………………………………….…
……………………………………………………….…
t
251
L.A.K
2.4. Compléter le bloc fonctionnel de la fonction F2

………
U1 α
3- Etude du bloc F3:
3.1. Pour quelle valeur de U2 le transistor T1 est saturé U2
……………………………………………………….……………
t
3.2. Pour quelle valeur de U2 le transistor T1 est bloqué
……………………………………………………….…………… t1
U
3.3. Tracer le chronogramme de U. VA
3.4. Donner l’expression de Uc – valeur moyenne T

t
de la tension U – en fonction de α.
……………………………………………………….……………
3.5. Compléter le bloc fonctionnel de la fonction F3
………
α
Uc
4- Etude de la chaîne directe :
4.1. Compléter le diagramme suivant.
……… ……… ……… ………

ε U1 α Uc Ω
4.2. Ce diagramme peut être met sous la forme suivante :
A. Calculer alors B. ε B Ω
…………………………………………………………………………………………………………………
B. Donner alors l’équation différentielle liant Ω à ε pour L=0 et pour L # 0

…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
Tâche 3 Etude de la chaîne de retour (bloc F5) / pts
1. Quelle est la fonction du bloc F5

…………………………………………………………………………………………………………………
2. Quel est le rôle du filtre
252
L.A.K
…………………………………………………………………………………………………………………
U3
3. Tracer les chronogrammes de U4 et U5.
5v
4. Donner la relation entre Tm et Ω t
……………………………………………………….…… U4
5. Donner l’expression de Ur en fonction de Ω 5v

Tm
……………………………………………………….…… t
U5
6. Compléter le bloc fonctionnel de la fonction F3
E0
……… t
Ur Ω θ
Tâche 4 Etude de l’asservissement / pts
1- Compléter le diagramme fonctionnel de l’asservissement (en régime permanant) :

…… … …
… … ………
… …
…… … …
…… … ………
… …
Transmittance de …
la Chaîne direct B = ………………………………
Transmittance de la Chaîne de retour H = …………………………
On suppose que H = 0.02 v / tour
2- Etude en boucle ouverte :
U0 ε Ω
+ B
-
Ur
H
2.1. Donner la relation liant Ur à U0.
…………………………………………………………………………………………………………………
2.2. En déduire l’expression numérique du gain statique HB. (pour L= 0 et L # 0).
…………………………………………………………………………………………………………………
2.3. Calculer Ω et Ur en régime permanant pour U0 = ε = 10 v.
…………………………………………………………………………………………………………………
253
L.A.K
2.4. Calculer l’erreur statique ε = U0 - Ur et le temps de réponse tr en boucle ouverte (pour

L= 0 et L # 0).
…………………………………………………………………………………………………………………
3- Etude en boucle fermée (L = 0) :
3.1. Donner l’équation différentielle, liant Ω à U0.

…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
3.2. En déduire l’expression et la valeur numérique du gain BF de la boucle fermée et de la

constante du temps τF.
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
3.3. Calculer Ω et Ur en régime permanant pour U0 = 10 v.
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
3.4. Calculer l’erreur statique ε = U0 - Ur et le temps de réponse tr en boucle fermée.
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
4- Etude en boucle fermée (L # 0) :
4.1. Donner l’équation différentielle, liant Ω à U0.

…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
4.2. En déduire l’expression et la valeur numérique du gain BF de la boucle fermée, la

pulsation propre du système et le facteur d’amortissement
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
4.3. Calculer Ω et Ur en régime permanant pour U0 = 10 v.
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
4.4. Calculer l’erreur statique ε = U0 - Ur et le temps de réponse tr en boucle fermée.
…………………………………………………………………………………………………………………
…………………………………………………………………………………………………………………
254
ROYAUME DU MAROC
MINISTERE DE L’EDUCATION
NATIONALE
Académie de Casablanca
DÉLÉGATION AL FIDA MERS SULTAN
Lycée Qualifiant Al Khaouarizmy
Matière : Science de l’Ingénieur – A.T.C - E. pédagogique
Section : Sciences et Technologies Électriques Communiquer
 Fiche de cours n°1 : Généralités sur les réseaux informatiques

(Page : 256 à 261)
 Fiche de cours n°2 : Les réseaux d’entreprise

(Page : 262 à 267)
 Fiche de cours n°3 : Protocole MODBUS

(Page : 268 à 274)
 Fiche de cours n°4 : Bus de terrain ASI

(Page : 275 à 278)
 Fiche de cours n° : Le bus USB

(Page : 279 à 280)
FICHES DE COURS DE LA FONCTION COMMUNIQUER
Nombre de pages : 25
255
Page Communiquer Généralités sur les Réseaux
L.A.K
Généralités sur les réseaux informatiques

1- Définition :
Un réseau est un ensemble d’objets connectés entre eux. Il permet de faire circuler un
certain nombre d’information entre ces objets selon des règles bien définies. Un réseau permet
de partager des informations ou des applications, la communication entre personnes ou entre
processus…
Pour communiquer entre eux, les réseaux utilisent des règles, l’ensemble de ces règles est
appelé le protocole de communication.
Il existe 3 grands types de réseaux :
 Les réseaux informatiques ou réseaux d’entreprises (Ethernet)
 Les réseaux de terrain (MODBUS).
 Les réseaux capteurs actionneurs (AS-i).
2- Les Catégorie de Réseaux :
Les réseaux peuvent être répartis selon la distance couverte en trois grandes catégories :
 Réseaux locaux (LAN : Local Area Network) :
Ils correspondent à des réseaux limités en distance car ils permettent le transport des
données sur la distance d’un immeuble.
 Réseaux métropolitains (MAN : Metropolitain Area Network) :
Ils correspondent à une interconnexion de plusieurs bâtiments situés dans une même ville et
peuvent constituer des réseaux locaux entre eux.
 Réseaux étendus (WAN : Wide Area Network) :
Ils sont destinés à transporter des données à l’échelle d’un pays. Le réseau est soit terrestre
et utilise des équipements au niveau du sol, soit satellite et utilise des équipements spatiaux.
3- Les Topologies Physiques :
C’est la façon dont les ordinateurs sont matériellement interconnectés, on trouve en

général 4 typologies :
 Topologie en bus
 Topologie en étoile
 Topologie en anneau
 Topologie en maille
3.1- Topologie en bus :
Très simple, les stations sont

directement reliées à un câble (média) dont
chaque extrémité est terminée par un
bouchon ou terminateur. Les différents
éléments du réseau sont montés en série.
Le bouchon de terminaison empêche le signal de rebondir en l’absorbant.

Sans bouchon de terminaison, le signal retourne sur le média en créant des parasites.
256
L.A.K
3.2- Topologie en étoile :
Les stations sont reliées à un

Concentrateur ou HUB situé au
centre du réseau
Les câbles de connexion vont
d’un nœud vers les stations.
3.3- Topologie en anneau :
Les stations sont reliées à un MAU

(Multi station Access Unit) situé au
centre du réseau qui va gérer les
communications entre postes d’une
façon différente d’un concentrateur.
Les différents éléments du réseau sont
montés en série sur une bande
fermée.
3.4- Topologie en maille :
Dans le maillage l’interconnexion

est totale ce qui assure une fiabilité
optimale du réseau, par contre c’est
une solution coûteuse en câblage
physique.
3.5- Comparaison :
Topologie Avantages Inconvénients

1- Facile à installer. 1- Difficulté de localisation des
2- Un seul câble pour l’ensemble. pannes.
BUS
3- Branchement de nouveaux nœuds 2- En cas de rupture, le réseau entier
sans perturbation du réseau. s’arrête.
1- Toute panne au niveau d’un
1- Un seul câble. élément ou coupure de câble bloque
ANNEAU le réseau.
2- Le temps de réponse se dégrade à
l’ajout d’un nouveau nœud.
1- Facilité de localisation des 1- Il y’a autant de câbles que
pannes. d’équipements, cela peut coûter cher
ETOILE
2- Possibilité d’extension : les pour des nœuds éloignés.
nœuds s’y ajoutent facilement.
257
L.A.K
4- Les Topologies Logiques (ou mécanisme d’accès au medium)

La topologie logique décrit la façon dont les signaux sont transmis d’une machine à
l’autre. Quand le signal est envoyé, il passe chez tous les récepteurs. Il sera intercepté par le
récepteur concerné grâce aux adresses de l’émetteur et du récepteur.
Une méthode d’accès détermine la façon avec laquelle se déroule la communication entre les
nœuds du réseau. Elle limite les conflits, elle constitue la trame, elle détermine la façon
d’accéder au câble et contrôle cet accès.
4.1- CSMA/CD :( Carrier Sense Multiple Access/Collision Detection):

Noeuds
Collision
Toute information envoyée par un nœud atteindra tous les autres nœuds du réseau.
Chaque nœud a une adresse unique. Il reste constamment en écoute du câble pour détecter les
signaux qui passent sur le réseau. Au passage d’un signal, il vérifie si l’adresse destinataire est
son adresse. Si c’est le cas, il prend le message et le lit, sinon il le néglige.
Si un nœud veut émettre, il doit s’assurer qu’il n’y a aucun message sur le câble. Il peut arriver
que deux nœuds émettent en même temps, il y aura alors une collision qui sera entendue par
l’ensemble des nœuds du réseau. L’émission sera reprise après un temps aléatoire qui, en
général, n’est jamais le même. Ce temps aléatoire fait de CSMA/CD une méthode non
déterministe. Plus le nombre de collisions est élevé, plus le débit des communications ralentit.
La méthode CSMA/CD a été adoptée par un standard qui s’appelle ETHERNET. La topologie
Ethernet s’applique aux réseaux en BUS ou en ETOILE.
4.2- Token Ring (Le jeton):

Jeton
Noeuds
Un jeton est un signal qui circule constamment sur le réseau, de poste en poste.
Lorsqu’une station désire émettre, elle doit attendre de recevoir le jeton dans un état libre.
Elle le charge avec les informations, le marque occupé et elle le renvoie sur le réseau à la
station suivante. Cette station vérifie le message, trouve que c’est occupé, contrôle si il lui est
destiné. Si c’est le cas, elle lit les informations, rajoute une indication qui va informer la
station expéditrice que son message a été reçu. Si, par contre, le message ne lui est pas
destiné, elle le réécrit et le laisse passer à la station à côté.
Ce travail se refait par chaque station jusqu’à ce que le jeton arrive à la station émettrice qui
vérifie si le message a été reçu. Si c’est le cas, elle libère le jeton et le renvoie sur le câble.
La méthode d’accès à jeton a été adoptée par le standard TOKEN-RING.
La topologie Token Ring s’applique aux réseaux en ANNEAU.
258
L.A.K
5- Quelques notions et termes utilisés:
Le débit :
C’est la quantité d’informations transportée pendant un temps donné. Il s’exprime en
bits par seconde (baude).
La synchronisation
Il existe deux modes de transmission de données sur un canal :
 Mode asynchrone
Dans ce mode, il n’y a pas de relation entre l’émetteur et le récepteur ; les bits du même
caractère sont entourés de signaux, l’un indiquant le début du caractère, l’autre la fin (les bits
Start - Stop)
 Mode synchrone
L’émetteur et le récepteur se mettent d’accord sur un intervalle et qui se répète sans arrêt
dans le temps. Les bits d’un caractère sont envoyés les uns derrière les autres et sont reconnus
grâce aux intervalles de temps.
Modes d’exploitation d’un canal :

Le transport d’information peut se faire selon trois modes :
 Simplex
Les données sont transmises dans un seul sens. Ce mode est utilisé dans les systèmes où le
récepteur n’a jamais besoin d’émettre. (Exemple : télévision, radio)
 Semi -duplex (half duplex) :
La transmission est possible dans les deux sens mais pas simultanément. Le support physique est
commun entre l’émetteur et le récepteur mais ne possède pas de largeur de bande passante
suffisante pour faire passer deux signaux en même temps. (Exemple talkie-walkie, fax). On
appelle également ce mode le mode bidirectionnel à l’alternatif
 Duplex intégral (full duplex) :
Les données peuvent être émises et reçues simultanément dans les deux sens. (Le téléphone.)
6- Notion de Pyramide CIM (computer integrated manufacturing) :
Fonctions Systèmes Informations

Niveau 4 : Gestion
Calculateurs Fichiers
Usine Bureau entreprise
Niveau 3 : Gestion locale, PC

Réseau Usine contrôle de Micro- Tableaux
Atelier production ordinateur
Niveau 2 : Réseau local industriel Commande Automate

centralisée, Programmable Messages
Cellule Cellule, Groupe de machines… Supervision Industriel
Niveau 1 : Réseau local industriel Automatisation

API
Machine Contrôleurs Mots
Machine, Automate… Commande
Régulateurs
Niveau 0 : Réseau de terrain Capteurs

Terrain Données Bits
Capteur - Actionneur Actionneurs
Structure de Pyramide CIM

Le CIM (Computer Integrated Manufacturing) ou Production Intégrée par Ordinateur est
un système d'automatisation des processus de production, qui permet une gestion informatisée
de la totalité des équipements de l'usine.
La pyramide du CIM est une représentation comportant 4 échelons schématisant les niveaux de
259
L.A.K
décision dans l'entreprise. Plus on s'élève dans la pyramide, plus le niveau de décision est
important et la visibilité globale et plus les cycles standards s'allongent.
 Le niveau 3 désigne la gestion des produits et des stocks, des approvisionnements, des
clients, des commandes et de la facturation ;
 Le niveau 2 regroupe la localisation des produits en stocks, les mouvements physiques
et la gestion des lots (cellules);
 Le niveau 1 correspond aux automatismes ;
Le niveau 0 correspond aux capteurs et actionneurs.
7- Réseau avec serveur dédie/serveur non dédie :
7.1- Le Réseau Poste à Poste :
Chaque poste peut mettre ses ressources à la disposition du réseau ; il joue le rôle de
SERVEUR et bénéficier des ressources des autres postes ; il est alors CLIENT.
Clients et
Serveur
Imprimante
partagée
7.2- Le Réseau avec Serveur Dédie :
Le terme serveur fait référence à tout processus qui reçoit une demande de service venant
d'un client via le réseau, traite cette demande et renvoie le résultat au demandeur (le client).
Imprimante
SERVEUR
SERVEUR
CLIENTS
Le Client/Serveur exige un système d’exploitation réseau qui permet à l’administrateur -1

seul par réseau - de gérer de façon centrale toutes les composantes du réseau :
 Configuration des stations
 Définition des comptes et des groupes d’utilisateurs
 Permissions accordées aux groupes et aux utilisateurs
8- Notion de Protocole de communication :
Un protocole est une méthode standard qui permet la communication entre des
processus (s'exécutant éventuellement sur différentes machines), c'est-à-dire un ensemble de
règles et de procédures à respecter pour émettre et recevoir des données sur un réseau. Il en
260
L.A.K
existe plusieurs selon ce que l'on attend de la communication. Certains protocoles seront par
exemple spécialisés dans l'échange de fichiers (le FTP), d'autres pourront servir à gérer
simplement l'état de la transmission et des erreurs (c'est le cas du protocole ICMP), ...
Si vous vous baladez sur Internet, vous avez dû, à un moment ou à un autre, entendre parler de
TCP/IP : Que signifie t-il et comment cela fonctionne ?
TCP/IP est un nom générique qui regroupe en fait un ensemble de protocoles, c'est à dire des
règles de communication.
 Analogie avec la transmission d’une lettre par la poste :
Quand vous voulez envoyer une lettre par la

poste:
- Vous placez votre lettre dans une

enveloppe,
- sur le recto vous inscrivez l'adresse du

destinataire,
- au dos, vous écrivez l'adresse de

l'expéditeur (la votre).
Ce sont des règles utilisées par tout le

monde. C'est un protocole.
Sur Internet, c'est à peu près la même

chose: chaque message (chaque petit
paquet de données) est enveloppé par
IP qui y ajoute différentes informations:
 l'adresse de l'expéditeur (vôtre

adresse IP),
 l'adresse IP du destinataire,
 différentes données
supplémentaires (qui permettent
de bien contrôler l'acheminement
du message).
L'adresse IP est une adresse unique attribuée à chaque ordinateur sur Internet (c'est-à-
dire qu'il n'existe pas sur Internet deux ordinateurs ayant la même adresse IP).
De même, l'adresse postale (nom, prénom, rue, numéro, code postal et ville) permet
d'identifier de manière unique un destinataire.
Tout comme avec l'adresse postale, il faut connaître au préalable l'adresse IP de
l'ordinateur avec lequel vous voulez communiquer.
L'adresse IP se présente le plus souvent sous forme de 4 nombres (entre 0 et 255) séparés
par des points. Par exemple: 204.35.129.3
261
Page Communiquer Les Réseaux d’Entreprise
L.A.K
Les réseaux d’entreprise

1- Définition :
Ce type de réseau permet d’interconnecter des ordinateurs ou du matériel équipé de
carte réseau.
2- Aspect matériel :
2.1- Câbles réseaux :
Les médias sont les supports physiques de la transmission utilisés dans le réseau. Ils
servent à lier et à mettre en contact l’ensemble des nœuds avec le réseau. On appelle nœud
tout point de connexion d’un élément d’émission ou de réception au réseau.
La liaison entre le média et l’ordinateur (le nœud) se fait en général par des connecteurs.
Le câble c'est le support permettant de relier les ordinateurs entre eux. Les principaux
supports physiques utilisés dans es réseaux locaux sont les suivants: le câble coaxial, la paire
torsadée et la fibre optique.
 Le câble coaxial :
Ce support est constitué de 2 conducteurs cylindriques de même axe séparés par un isolant.
LA TOPOLOGIE EN BUS ou 10BASE2 Connecteur

BNC (Britsh Naval
Connector)
Débit : 10 Mbits/s
Longueur : 185 m max
Sensible aux perturbations électromagnétiques
 Le câble paire torsadée : (Unshielded Twisted Pair)
Ce support est constitué de quatre paires de fils conducteurs recouverts d’un isolant et
torsadés deux à deux pour mieux résister aux perturbations.
Connecteur
Prise RJ45
LA TOPOLOGIE EN ETOILE 100BaseTX
Débit : 10 Mbits/s
Longueur : 100 m max
Sensible aux perturbations électromagnétiques
262
L.A.K
 La fibre optique : (signal lumineux, passe rapidement)

Elle est constituée de deux fibres en verre entourées chacune d’une gaine. Chaque gaine
est entourée de fibres en Kevler (revêtement qui assure la rigidité du câble).
Débit : 155 Mbits/s à 10 Gb/s

Longueur : pas de max
Insensible aux perturbations
électromagnétiques
Connecteur : ST
2.2- Carte réseau :
Il s'agit d'une carte connectée sur la

carte mère de l'ordinateur et permettant
de l'interfacer au support physique, c'est-à-
dire aux lignes physiques permettant de
transmettre l'information.
2.3- Le HUB et SWITCH :

 HUB :
Les machines sont reliées individuellement aux entrées d’un concentrateur appelé HUB.
Les trames envoyées à destination d’une machine sont en effet reçues par toutes les machines.
Emetteur
Récepteur
 SWITCH :
Les machines sont reliées individuellement aux entrées d’un concentrateur –
commutateur appelé SWITCH. Les trames envoyées sont aiguillées directement à la machine
destinatrice.
Emetteur
Récepteur
263
L.A.K
2.4- Le routeur :
Le routage est la technique qui permet d’échanger des informations d’un poste d’un réseau
vers un autre poste situé sur un autre réseau. Le routage fait appel à un équipement
matériel spécifique. Le routeur comporte trois fonctions principales
 Permettre la communication entre des machines n’appartenant pas au même réseau.
 Offrir un accès Internet à des utilisateurs d’ordinateur en réseau local.
 Il comporte généralement un système de filtrage des paquets IP qui bloque les accès non
autorisés à un réseau, ce système s’appelle un pare-feu (firewall)
La constitution d’un réseau privé (LAN, MAN ou WAN) constitue un INTRANET. Si une
entreprise autorise ses partenaires à utiliser en partie son Intranet, alors elle crée un
EXTRANET.
La communication a lieu via INTERNET: un ensemble de réseaux privés reliés les uns aux autres.
Réseau 1 Réseau 2
Routeur
Routeur
INTERNET
3- Aspect logiciel :
3.1- Adressage IP :
La communication entre les machines dans un réseau local s’établit grâce à un protocole qui
garantit un acheminement fiable des données.
Le protocole TCP/IP = Transport Control Protocol / Internet Protocol reste le plus utilisé
dans les réseaux locaux. C’est le protocole aussi utilisé sur l’Internet.
Les données émises par une station sont découpées en paquets ce qui permet un meilleur
trafic.
Pour établir une communication sur un réseau local il y a 2 paramètres essentiels :

 L’adresse IP
 Le masque de sous réseau
 L’adresse IP sur un réseau local :
Il s’agit de l’adresse de l’ordinateur sur le réseau, elle est formée de 32 bits et doit être
unique sur le réseau local. Une adresse IP est formée de 2 parties : l’identificateur réseau et
l’identificateur machine.
264
L.A.K
Exemple : Identificateur réseau : 192.168.126.0

192.168.126.122 Identificateur machine : 122
Pour un réseau local on peut choisir cette adresse dans un certain nombre de plage
appelé classe de réseau. Ces adresses sont dites publiques car tout le monde peut les utiliser à
souhait au sein d’un réseau local. On choisira entre 5 classes (A, B, C, D et E) suivant
l’importance du réseau.
 Les 5 classes de réseaux :
Plage d’adresses IP
Adresse mini Adresse max
Classe A 0 Adresse réseau Adresse machine 0.0.0.0 127.255.255.255
7 bits 24 bits
Classe B 1 0 Adresse réseau Adresse machine 128.0.0.0 191.255.255.255
14 bits 16 bits
Classe C 1 1 0 Adresse réseau Adresse machine 192.0.0.0 223.255.255.255
21 bits 8 bits
Classe D 1 1 1 0 Adresse multidestinataire 224.0.0.0 239.255.255.255
28 bits
Classe E 1 1 1 1 0 Réservé pour usage ultérieur 240.0.0.0 247.255.255.255
 Le masque de sous réseau:

Un masque de sous réseau permet de connaître le réseau auquel appartient une machine ce
qui va permettre de diriger l’information. Les masques de sous réseau sont les plus souvent les
suivants :
Masque de sous
Classe Equivalent binaire
réseau associé
A 255.0.0.0 11111111.00000000.00000000.00000000
B 255.255.0.0 11111111.11111111.00000000.00000000
C 255.255.255.0 11111111.11111111.11111111.00000000
Exemple :
Soit la machine 192.168.12.1 avec le masque 255.255.255.0
Adresse machine 192.168.12.1 11000000.10101000.00001100.00000001

Masque de sous réseau 255.255.255.0 11111111.11111111.11111111.00000000
Application d’un et logique 192.168.12.0 11000000.10101000.00001100.00000000
Apres l’application du masque, le résultat est 192.168.12.0. Cette opération permet

d’obtenir l’identificateur réseau
Exemple :
Soient 2 machines désirant communiquer :
 La machine 1 a pour IP 192.168.66.200
 La machine 2 a pour IP 192.168.66.17
Comme il s’agit de réseau de classe C, le masque aura pour valeur 255.255.255.0
265
L.A.K
Machine 1 Machine 2
Adresse IP 192.59.66.200 192.59.66.17
Masque de sous réseau 255.255.255.0 255.255.255.0
Résultas de l’application du masque 192.59.66.0 192.59.66.0
L’application du masque sur les 2 adresses IP donne le même résultat, les 2 machines
appartiennent au même réseau, elles peuvent donc communiquer directement sans passer par
le routeur.
3.2- Partage des ressources :

 L'utilisation d'un réseau est extrêmement simple.
Il vous suffit simplement de partager les dossiers
et les imprimantes que vous voulez voir
accessibles aux autres utilisateurs du réseau.
 En pratique, vous n'avez qu'à vous "balader" dans
l'explorateur Windows, cliquer avec le bouton
droit sur le dossier que vous voulez partager et
choisir 'partager...'. Dans la boite de dialogue qui
suit, vous pouvez saisir le nom de partage de la
ressource ainsi que des permissions basiques.
 La marche à suivre est sensiblement la même
pour le partage d'une imprimante à partir du
dossier imprimantes.
3.3- Utilisation des ressources partagées :
Après l'installation d'un système de réseau, il y a apparition d'un nouvel icône sur votre
bureau : le voisinage réseau. Un double-clic sur cet icône vous montre tous les ordinateurs de
votre groupe de travail actuellement connectés.
Un double-clic sur un ordinateur vous permet d'accéder à ses ressources partagées

(dossiers et imprimantes) de la même façon que vous accédez aux vôtres.
Pour imprimer sur une imprimante du réseau, il vous faut d'abord l'installer chez vous. Le
plus simple pour cela est de cliquer avec le bouton droit sur l'imprimante partagée de
l'ordinateur distant, et faire 'installer...'.
266
L.A.K
4- Notion de sécurité informatique :
Un ordinateur connecté à Internet peut être attaqué par des pirates informatiques. Une
technique pour le protéger est d'utiliser un pare-feu.
Un pare-feu (firewall en anglais), est un système permettant de protéger un ordinateur

ou un réseau d'ordinateurs des intrusions provenant d'un réseau tiers (notamment internet).,
Le pare-feu a pour objectif de filtrer les paquets qui arrivent sur votre ordinateur et de ne
laisser entrer que les paquets autorisés.
Le schéma suivant illustre la façon dont un pare-feu fonctionne :
À l’image d’un mur en brique capable de créer un obstacle physique, un pare-feu crée un
obstacle entre Internet et votre ordinateur.
Il existe deux principaux types de pare-feu :
 pare-feu logiciels ;
 routeurs matériels.
Les pare-feux logiciels constituent une bonne solution pour les ordinateurs seuls. Les
systèmes d'exploitation Windows XP, Vista ou Seven possèdent leur propre pare-feu intégré.
Les routeurs matériels constituent un bon choix si vous disposez d'un réseau domestique
connecté à Internet. Les routeurs matériels assurent la protection de plusieurs ordinateurs.
267
Page Communiquer Protocole MODBUS
L.A.K
Protocole MODBUS
1- Liaison différentielle :
1.1- Principe :
Sur une liaison différentielle (ou symétrique) les signaux (T+ et T-) sont transmis en
opposition de phase. Le récepteur réalise la différence de ces deux signaux (R+ et R-) pour
obtenir le signal utile
Si une perturbation se produit, elle se présente sur les deux fils avec la même polarité
Le récepteur réalise la différence des deux signaux : la perturbation n'est pas transmise au
signal utile
La liaison peut être bidirectionnelle sur 4 fils
Ou sur 2 fils
La liaison peut être de type bus –multipoints- (RS485)
268
L.A.K
1.2- Exemple et niveau de tension :

Signal à transmettre
5v
T-
5v
T+
5v
U= T--T+
5v
-5v
Cette liaison travaille avec des différences de tensions de 5V comme niveau de signal.
La différence de potentielle est toujours la même, seul le signe de la différence est changé.
Le niveau logique est à 1 quand la différence de potentielle entre la ligne T- et T+ est de –5V, et
de 0 quand la différence de potentiel est à +5V.
2- Liaison RS485 :
C’est une liaison série, de type asynchrone, différentielle, multipoints et bifilaire qui
permet un débit élevé -jusqu'à 10 Méga-bits/seconde- sur une distance importante -jusqu'à
1200m-. Elle dispose de 2 bornes d'émission polarisées notées T (+), T (-) et de 2 bornes de
réception polarisées notées R (+), R (-).
269
L.A.K
3- Protocole MODBUS :
3.1- Définition :
Le protocole Modbus est un protocole de dialogue basé sur une structure hiérarchisée entre
un maître et plusieurs esclaves.
Une liaison multipoints RS-485 relie le maître et les esclaves, cette liaison peut être sur 4
fils ou sur 2 fils.
Liaison sur 4 fils Liaison sur 2 fils
3.2- Format de la trame :
Le format des échanges est le suivant:

 9600 ou 19200 bits / seconde.
 8 bits, sans parité, 1 stop.
Deux types de dialogue sont alors possibles:
 le maître parle à un esclave et attend sa réponse.
 le maître parle à l'ensemble des esclaves, sans attente de réponse (diffusion générale).
Les échanges sont donc du type half-duplex : Il ne peut y avoir sur la ligne qu'un seul
équipement en train d'émettre. Aucun esclave ne peut envoyer un message sans une demande
préalable du maître. Le dialogue entre les esclaves est impossible.
Le format d’une trame (voir requête maitre et réponse esclave)
D’une manière générale, une trame est la concaténation des éléments suivants :
 Entête : ’:’
 Adresse de l’esclave (0x01..0xF8) : ‘01’..’F8’,
270
L.A.K
 Données. Contenu et taille variable suivant la fonction.

 Octet de vérification de la trame ou LRC8 (0x00..0xFF) calculé depuis les valeurs adresse
de l’esclave, numéro de fonction et champs de données :‘00’..’FF’.
 Un délimiteur de fin constitué des caractères Carrier Return (0x0D) et Line Feed (0x0A).
Remarque : L'adresse de l'esclave ‘00’ indique que tous les esclaves sont concernés (diffusion
générale).
Requête maitre (sans l’entête)
N° d’esclave Code fonction Information spécifique concernant la demande Mot de contrôle

1 octet 1 octet n octets 2 octets
Réponse esclave (sans l’entête)
N° d’esclave Code fonction Information spécifique concernant la demande Mot de contrôle

1 octet 1 octet n octets 2 octets
3.2- Codage d’une trame :
Deux types de codage peuvent être utilisés pour communiquer sur un réseau MODBUS.
Tous les équipements présents sur le réseau doivent être configurés selon le même type.
Type ASCII : chaque octet composant une trame est codé avec 2 caractères ASCII
(2 fois 8 bits).
Start Adresse Fonction Données LRC Délimiteur(END)

1 caractère 2 caractères 2 caractères n caractères 2 caractères 2 caractères(LR,LF)
Type RTU (Unité terminale distante) : chaque octet composant une trame est codé sur 2
caractères hexadécimaux (2 fois 4 bits).
Start Adresse Fonction Données CRC Délimiteur(END)

Silence 1 octet 1 octet n octets 2 octets Silence
LRC :(Longitudinal Redundancy Check) C’est la somme en hexadécimal modulo 256 du contenu
de la trame hors délimiteurs, complémentée à 2 et transmise en ASCII.
CRC16 : Le CRC (Cyclical Redundancy Check) est calculé par l'émetteur avant d'être transmis.
Le récepteur calcule aussi le CRC et le compare avec le CRC reçu : des valeurs différentes
indiqueront une erreur dans la transmission du message
3.3- Remarques :
 Le protocole MODBUS est très utilisé pour les communications des automates
programmables industriels et des variateurs de vitesse des moteurs électriques.
 Avant et après chaque message, il doit y avoir un silence équivalent à 3,5 fois le temps
de transmission d’un mot.
 Le mode ASCII permet d’avoir des intervalles de plus d’une seconde entre les différents
caractères sans que cela ne génère d’erreurs, alors que le mode RTU permet un débit
plus élevé pour une même vitesse de transmission.
3.4- Fonction du Protocol MODBUS
271
L.A.K
Code Nature des fonctions MODBUS

01h, 02h Lecture de n bits de sortie consécutifs
03h Lecture de n mots de sortie consécutifs
04h Lecture de n mots d’entrée consécutifs
05h Ecriture de 1 bit de sortie
06h Ecriture de 1 mot de sortie
07h Lecture du statut d’exception
08h Accès aux compteurs de diagnostic
09h Téléchargement, télé déchargement et mode de marche
0Ah Demande de CR de fonctionnement
0Bh Lecture du compteur d’événements
0Ch Lecture des événements de connexion
0Dh Téléchargement, télé déchargement et mode de marche
0Eh Demande de CR de fonctionnement
0Fh Ecriture de n bits de sortie
10h Ecriture de n mots de sortie
11h Lecture d’identification
12h Téléchargement, télé déchargement et mode de marche
13H Reset de l’esclave après erreur non recouverte
3.5- Table de caractères (Code hexadécimal)
PF .0 .1 .2 .3 .4 .5 .6 .7 .8 .9 .A .B .C .D .E .F
Pf
0. NUL SOH STX ETX EOT ENQ ACK BEL BS HT LF VT NP CR SO SI
1. DLE DC1 DC2 DC3 DC4 NAK SYN ETB CAN EM SUB ESC FS GS RS US
2. ! ″ # $ % & ` ( ) * + , - . /
3. 0 1 2 3 4 5 6 7 8 9 : ; < = > ?
4. @ A B C D E F G H I J K L M N O
5. P Q R S T U V W X Y Z [ \ ] ^ _
6. ` a b c d e f g h i j k l m n o
7. p q r s t u v w x y z { | } ~ Del
3.6- Exemples de trames type ASCII
3.6.1- Demande de lecture de n mots (code 03 ou 04)

 Lecture de n mos de sortie
Code 03 : cette fonction permet la lecture de mots de sortie ou interne (mots pouvant
être lus ou écrit) définis dans la mémoire d’un esclave.
 Lecture de n mos de sortie
Code 04 : cette fonction est identique à la précédente et possédant les mêmes limites
Et s’adresse aux mots d’entrée (mots que le maitre ne peut que lire).
Requête maitre
Entête @ esclave Fonction @ du 1er mot Nbre de mots LRC Délimiteur

03 ou 04 à lire à lire
: 2 2 4 4 2 CR LF
caractères caractères caractères caractères caractères
272
L.A.K
Réponse esclave
Entête @ esclave Fonction Nombre Valeur du _ _ Valeur du LRC Délimiteur

03 ou 04 d’octets lus 1er mot nieme mot
: 2 2 2 4 4 2 CR LF
caractères caractères caractères Caractères _ _ caractères caractères
Exemple : Donner la requête Maitre et celle de l’esclave pour une lecture des 3 mots W1 à W3
d’adresses respectives ($0C1E à $0C20) de l’esclave 2 à l’aide de la fonction 3
(W1= $0028) : (W2= $0258) : (W3= $01F4)
Requête maitre

à lire à lire
Caractère CR LF
ASCII
Réponse esclave
Entête @ Fonction Nbre Valeur du Val du Val du Val du 3e LRC

esclave d’octets lus 1er mot e
1 mot e
2 mot mot
Caractère
ASCII
3.6.2- Ecriture d’un mot de sortie : fonction 06h

Dans ce cas requête et réponse ont même format de trame
Requête maitre et réponse esclave
Entête @ esclave fonction @ du mot Val du mot LRC Délimiteur

1 caractère 1 caractère 1 caractère 1 caractère 1 caractère 1 caractère CR LF
Exemple : Ecritures de la valeur 10 dans le mot d’adresse ($2329) de l’esclave 2.
Requête et réponse identiques

à lire à lire
Caractère CR LF
ASCII
3.6.2- Ecriture de N mots de sortie : fonction 10h
Requête maitre
Entête @ esclave Fonction @ du 1er Nbre de Nbre Val du _ _ Val du LRC END
mot à lire mots d’octets 1er mot dernier mot
: 2 2 2 4 2 4 2 2 2
caract caract caract Caract Caract Caract caract caract caract
__
273
L.A.K
Réponse esclave

( END)
: 2 2 4 4 2 CR LF
caractères caractères caractères caractères caractères
Exemple : Ecriture des valeurs 20 et 30 dans les mots d’adresses $2329 et $232A de l’esclave 2
Requête maitre
Entête @ Fonction @ du 1er Nbre de Nbre Val du Val du LRC END

esclave mot à lire mots d’octets 1er mot dernier mot
Caract
ASCII
Réponse esclave
Entête @ esclave Fonction @ du 1er mot Nbre de mots LRC Délimiteur(END)

Caractère CR LF
ASCII
274
Page Communiquer Bus ASI
L.A.K
Bus de terrain ASI

1- Définition et généralités :
Le Bus AS-i permet le pilotage simple des machines, avec n’importe quelle topologie de
réseau. Pour cela, il intègre un maître, des modules esclaves, une ou plusieurs alimentations.
Créé en 1990, AS-i (Actuator Sensor Interface) est devenu une technologie très utilisée
dans l’industrie du fait de son utilisation simple, sa maintenance rapide et son coût peu élevé.
Le bus AS-i est un bus de terrain : il fait la liaison entre les actionneurs/les capteurs et
l’atelier.
Le Besoin :
 réduire de manière significative les coûts de câblage particulièrement lorsqu'il s'agit
de gérer de nombreux points diffus sur des sites étendus,
 connecter des composants de sécurité sur un bus.
Fonction à remplir :
 transmettre, en temps réel, à l’unité de traitement les informations acquises par
des capteurs,
 transmettre, en temps réel, à la chaîne d'énergie, les décisions prises par l’unité de
traitement.
2- Aspect matériel :
2.1- Structure :
Voici la composition type d’un ensemble AS-i :

● Des modules esclaves (Actionneurs et capteurs)
● Un câble AS-i
● Un maître Alimentation
● Une/des alimentation(s)
● Un/ des répétiteur(s) Maître Esclave Esclave
Répétiteur

Langue

Tome 2

Transféré par

Informations du document

Titre original

Copyright

Formats disponibles

Partager ce document

Partager ou intégrer le document

Options de partage

Avez-vous trouvé ce document utile ?

Ce contenu est-il inapproprié ?

Droits d'auteur :

Formats disponibles

Tome 2

Transféré par

Droits d'auteur :

Formats disponibles

2ÈME ANNÉE DU CYCLE DE BACCALAURÉAT

SCIENCES ET TECHNOLOGIES ÉLECTRIQUES

ETABLI PAR L’ÉQUIPE PÉDAGOGIQUE

Matière : Science de l’Ingénieur – A.T.C - E. pédagogique

Section : Sciences et Technologies Électriques Traiter

 Fiche de cours n°1 : L’organigramme (Page : 179 à 181)

FICHES DE COURS DE LA FONCTION TRAITER

1.2- Symboles de test logique :

Oui Non Oui Oui

1.3- Symboles de traitement :

Symbole de renvoi utilisé 2 Commentaires : symbole

Groupe d’opérations Début d’un programme Fin d’un programme

1.4- Règles de construction :

 Centrer l’organigramme sur une feuille.

2- Structures algorithmiques élémentaires:

2.1- La structure séquentielle ou linéaire :

2.2- La structure conditionnelle ou alternative :

2.2.1- Cas d’une sélection simple:

- Si condition vraie alors Oui Non

2.2.2- Cas d’une sélection multiple:

Oui Condition Non

Opération n Opération n+1

2.3- La structure itérative ou de répétition :

2.3.1- Cas d’une répétition non contrôlée :

2.3.2- Cas d’une répétition contrôlée :

μP ROM RAM PIO

1.1- Microprocesseur (Architecture général)

Bus de données 8bits

L’unité centrale de traitement –Central Unit Processor – effectue le traitement des

 Opérations logiques: AND, OR, XOR, Inversion…

 Bus de données : bus bidirectionnel qui transporte les données.

 Bus d’adresse : bus unidirectionnel qui transporte les adresses.

1.2.1- Mémoire RAM

Exemple de RAM: RAM 6164 de capacité 8 k octets

1.2.2- Mémoire ROM

Les mémoires mortes

ROM PROM EPROM EEPROM

 ROM : Mémoire programmé par le constructeur.

Exemple de ROM : EPROM 2764 de 8 k octets

1.2.3- Organisation interne:

8 mots de 4 bits ou 8 quartets 4 mots de 8 bits ou 4 octets

nombre de lignes d’adresse

Pour l’exemple ci-dessus :

1.3- Interfaces d’entrées sorties :

Une interface est un circuit d’adaptation entre le p et le périphérique. Il établit la

On appelle périphérique tout organe ou dispositif externe au système minimum qui

a- Périphériques d’entrées sorties parallèles:

 Une liaison // consiste à envoyer l’information de mot de n bits, véhiculés de façon

b- Périphériques d’entrées sorties Series:

 utilisation d’un nombre réduit de fil.

3- Description générale du PIC 16F84

Le synoptique simplifié est donné ci-dessous.

2- Structure externe du PIC 16F84 :

Le PIC16F84 est logé dans un boîtier 18 broches

VDD, VSS : Broches d’alimentation (3 à 5.5 v).

3- Structure interne du PIC 16F84 :

Instruction Register RAM ADDR

OSC2/CLKOUT MCLR VDD, VSS

3.2- Les Mémoires:

3.2.1. EEPROM de Programme :

Cette mémoire de 1K stock le programme. L’emplacement de celui-ci peut être à

3.2.2. RAM de données: